Схемная реализация

Cтраница 3

Схемная реализация САЧ с ДИ, работающим в генераторном режиме, достаточно проста. Однако устройство имеет недостаток, состоящий в том, что из-за изменения во времени полного заряда ДИ Qn постепенно меняется цеиа отсчета циклов САЧ. Режим задание - считывание позволяет устранить этот недостаток, для чего в схему вводятся дополнительные функциональные блоки - временное устройство ВУ и источник тока ИТ. В исходном состоянии весь полный заряд ДИ находится на электроде-складе. При протекании тока от аккумулятора через шунт Rm через ДИ начинает протекать ток / и и на нем появляется скачок напряжения, что вызывает срабатывание порогового устройства ПУ, которое включает временное устройство ВУ и подает сигнал на счетчик импульсов СИ. ВУ вырабатывает управляющий импульс заданной длительности ts, в течение которой источник ИТ подключается к ДИ. Ток / о источника стабилизирован, и его значение выбирается больше максимального значения тока / и, поступающего на ДИ от согласующего устройства. Ток / в через некоторое время t перенесет этот заряд, равный Q3 / o 3, обратно на электрод-склад, и на ДИ снова появится скачок напряжения, под действием которого ПУ вырабатывает импульс, поступающий на счетчик СИ. При этом интервалы времени t3 и t отсчитываются от одного момента времени. [31]

Эмиттерно-связанный триггер Шмит-та.| Передаточная характеристика эмит-терно-связанного триггера Шмитга.| Одновибратор ( длительность импульса te ДС1п2. [32]

Схемная реализация одновибратора представляет собой RS-триггер, в котором один из резисторов положительной обратной связи заменен конденсатором. [33]

Схема преобразователя INIC на операционном усилителе.| Схема получения отрицательного сопротивления. [34]

Схемная реализация INIC достаточно проста. [35]

Условное обозначение преобразователя кода с весами 8, 4, 2, 1 в код с весами 2, 4, 2, 1. [36]

Схемная реализация рассматриваемого преобразователя по приведенным выражениям не вызывает затруднений. [37]

Эквивалентная схема, когда Vt 1. [38]

Схемная реализация передаточной функции (7.20) приведена на рис. 7.6, который представляет также реализацию гц ( з) по (7.21) второй формой Кауэра. [39]

Схемная реализация алгоритмов ЧПУ обеспечивает в каждом конкретном случае необходимую степень распараллеливания алгоритмов, требуемую скорость выдачи управляющих сигналов, но не обеспечивает мобильности систем, любая их модификация требует изменения схемы. [40]

Диодные логические элсмеи-хы Рис - Инвентор на транзисторе. [41]

Схемная реализация логических операций может быть самой различной. Наибольшее распространение получили диодные и транзисторные и интегральные схемы. [42]

Схемная реализация выходных усилителей дешифратора и анодных формирователей будет рассмотрена ниже. [43]

Схемная реализация биквадратной передаточной функции (10.86) иногда называется бцквадом. [44]

Сравнительно простая схемная реализация арифметических операций может послужить основой для получения простых реализаций таких операторов, которые благодаря свойственным им особенностям могут быть описаны ( хотя бы и частично) посредством арифметических операций и соотношений. [45]

Страницы: 1 2 3 4 5