Выдержка из книги
Титце У.N.
Полупроводниковая схемотехника
Решающий блок ИС 2 соответствует первому сумматору на рис. 22.14, а ИС 5-второму. Задержка на длительность такта обеспечивается 9 помощью ИС 3 и 4, которые содержат по четыре D-триггера, срабатывающих по фронту импульса. Триггеры в ИС 1 служат для синхронизации входного сигнала.