Для матриц АЗУ характерны два существенных недостатка: значительные рассеяние мощности и отношение числа внешних выводов ... - Большая Энциклопедия Нефти и Газа



Выдержка из книги Прангишвили И.В. Элементы ЗУ на МДП структурах


Для матриц АЗУ характерны два существенных недостатка: значительные рассеяние мощности и отношение числа внешних выводов к числу ячеек в матрице. Это объясняется тем, что в АЗУ все ячейки могут работать одновременно и параллельно. В простом ЗУПВ в каждом цикле выбирается одна из ячеек матрицы, тогда как в АЗУ одновременно могут выбираться все ячейки матрицы БИС. Поэтому при создании ячеек АЗУ очень важно использовать компоненты с минимальным потреблением мощности. При этом степень интеграции в матрицах АЗУ ограничивается не числом транзисторов, а числом внешних выводов корпуса БИС. Например, матрица ЗУПВ емкостью 256 бит организуется как 256 одноразрядных слов и имеет 10 логических выводов. Оба указанных обстоятельства ограничивают степень интеграции элементов АЗУ в БИС на уровне, характерном для обычных логических схем, и не позволяют достичь - показателей, присущих схемам ЗУПВ. Практически из-за ограничения на число выводов корпусов БИС ( до 48 выводов) трудно реализовать ассоциативную БИС емкостью более 128 бит / кристалл.

(cкачать страницу)

Смотреть книгу на libgen

Для матриц АЗУ характерны два существенных недостатка: значительные рассеяние мощности и отношение числа внешних выводов к числу ячеек в матрице. Это объясняется тем, что в АЗУ все ячейки могут работать одновременно и параллельно. В простом ЗУПВ в каждом цикле выбирается одна из ячеек матрицы, тогда как в АЗУ одновременно могут выбираться все ячейки матрицы БИС. Поэтому при создании ячеек АЗУ очень важно использовать компоненты с минимальным потреблением мощности. При этом степень интеграции в матрицах АЗУ ограничивается не числом транзисторов, а числом внешних выводов корпуса БИС. Например, матрица ЗУПВ емкостью 256 бит организуется как 256 одноразрядных слов и имеет 10 логических выводов. Оба указанных обстоятельства ограничивают степень интеграции элементов АЗУ в БИС на уровне, характерном для обычных логических схем, и не позволяют достичь - показателей, присущих схемам ЗУПВ. Практически из-за ограничения на число выводов корпусов БИС ( до 48 выводов) трудно реализовать ассоциативную БИС емкостью более 128 бит / кристалл.