Линия - синхронизация
Cтраница 3
Арбитр анализирует запросы и по каждому из положительных фронтов линии синхронизации выдает сигнал разрешения задатчику, имеющему старший приоритет, причем каждому задатчику соответствует своя линия разрешения. Задатчик, получивший сигнал разрешения, при отсутствии сигнала занятости шины по отрицательному фронту линии синхронизации посылает сигнал занятости шины и снимает сигнал запроса магистрали. Шина остается занятой до тех пор, пока задатчик не закончит обращения и по отрицательному фронту линии синхронизации не снимет сигнал занятости. [31]
В нашем примере ( рис. 72.2) АО 1, АВ ОВ 6, причем линии синхронизации ( одновременности) для часов А изображены штрих-пунктиром, а для часов В - штрихом. [32]
Хотя длительность такта составляет 500 не ( частота 2 МГц), но информация состояния, передаваемая по 8-линейной шине данных микропроцессора, доступна в течение малого интервала времени между системными циклами синхронизации, составляющего всего 50 не. За это время проходит слово состояния ( 8 бит) и изменяются логические уровни в двух линиях синхронизации. Очевидно, что это возможно лишь тогда, когда частота дискретизации ( быстродействие анализатора) будет не ниже 100 МГц. Только при таких соотношениях удается зафиксировать неодновремениость прихода сигналов. МГц) продолжительность хранения входных или выходных данных не превышает 10 не. Поэтому для анализа временных соотношений между сигналами микропроцессора и его периферийных микросхем необходимы приборы с высоким быстродействием. [33]
В нашем примере ( рис. 72.2) АО 7, / 45) 4 - ОВ 6, причем линии синхронизации ( одновременности) для часов А изображены штрих-пунктиром, а для часов В - штрихом. [34]
 |
Временной сдвиг vn-ja завала тактовых импульсов. [35] |
Говоря в общем, тактовые входы каких-либо цифровых микросхем должны всегда тщательно обрабатываться. Например, тактовые линии с шумом или звоном должны всегда очищаться с помощью вентиля ( возможно, с входным гистерезисом) до подачи на синхронизируемый кристалл. У вас, вероятно, возникали проблемы с линиями синхронизации, которые поступали с другой платы или с другого логического семейства. [36]
Линии синхронизации TTLTRG и ECLTRG используются для взаимной синхронизации модулей, установленных в крейт VXI. Они являются линиями общего назначения и по ним передаются широковещательные сигналы, формируемые ИМС типа TTL и ECL соответственно. Модули могут содержать программно управляемую схему подключения к любой из линий синхронизации. При необходимости синхронизировать модули, расположенные в разных крейтах VXI ( в многокрейтовой системе VXI), необходимо применять внешнюю схему буферизации сигналов синхронизации. [37]
Арбитр анализирует запросы и по каждому из положительных фронтов линии синхронизации выдает сигнал разрешения задатчику, имеющему старший приоритет, причем каждому задатчику соответствует своя линия разрешения. Задатчик, получивший сигнал разрешения, при отсутствии сигнала занятости шины по отрицательному фронту линии синхронизации посылает сигнал занятости шины и снимает сигнал запроса магистрали. Шина остается занятой до тех пор, пока задатчик не закончит обращения и по отрицательному фронту линии синхронизации не снимет сигнал занятости. [38]
При изменении режима комплекса ВК-2Р-35 по инициативе ЭВМ ( программно) передача байта состояния из одного процессора в другой проходит следующим образом. Передающий процессор выполняет команду Прямая запись. При этом на выходные линии синхронизации выдаются сигналы, которые для принимающего процессора являются сигналами внешнего прерывания. Восприняв сигналы прерывания, принимающий процессор выполняет команду Прямое чтение. При этом он выдает на линии синхронизации сигналы внешнего прерывания для передающего процессора, по которым тот определяет, что другой процессор получил байт состояния. [39]
Страницы: 1 2 3