Информационная линия

Cтраница 1

Информационные линии, служащие для побайтной передачи информации, включают в свой состав девять информационных шин канала ( ШИН-К) и девять информационных шин абонента ( ШИН-А); причем одна линия в ШИН-К и ШИН-А используется для передачи значения контрольного разряда. Линии идентификации служат для передачи сигналов, определяющих вид передаваемой информации и специальные последовательности сигналов интерфейса. По линиям управления передаются сигналы выборки и управления, а по специальным линиям - сигналы для смены состояния и измерения времени. [1]

Блок прнортегного прерывания К589ИК. Н. [2]

Помимо информационных линий АЦП и процессор объединены управляющими шинами, генерирующими сигналы начала преобразования, занятости и готовности: сигнал начала запускает цикл преобразования, а сигналы занятости и готовности задают процессору состояние АЦП. Преобразование в АЦП начинается по команде от процессора. По завершении преобразования АЦП формирует сигнал прерывания, на основании которого процессор передает полученный код из рабочих регистров в магазинную память, и содержимое входного канала АЦП считывается. Затем процессор посылает АЦП управляющий сигнал возобновления преобразования и продолжает работу в соответствии с основной программой. [3]

При разделении информационных линий на две группы возрастает пропускная способность канала передачи - данных, упрощаются узлы сопряжения и снижается уровень помех. Однако это приводит к увеличению числа линий и применению более громоздких соединителей. [4]

Магистраль GPIB содержит 16 информационных линий, функции которых строго установлены. Для каждой линии указаны ее назначение, способы использования, порядок работы и взаимодействия с другими линиями, а также временные ограничения на передачу сообщений. [5]

Под распределенным комплексом понимаются связанные информационными линиями устройства, которые отстоят друг от друга настолько, что их питание осуществляется от разных распределительных щитов, а заземление производится не в одной общей точке. В таком комплексе наиболее вредное влияние на работоспособность оказывает неэквипотенциальность точек заземления устройств. [6]

Интерфейс IEEE 488 включает две группы информационных линий: восемь для пересылки данных ( Did - DIO8) и восемь для управляющих сигналов. Еще восемь линий обеспечивают реализацию заземленных обратных проводов сигнальных линий и экранирование. [7]

Работа асинхронной шины. [8]

Установка сигнала MSYN приводит к запуску информационных линий, а также к установке сигнала SSYN. Установка сигнала SSYN, в свою очередь, вызывает отключение адресных линий, MREQ, RT3 и MSYN. Наконец, отключение MSYN вызывает отключение SSYN, и на этом процесс считывания заканчивается. [9]

Мультиплексирование позволяет использовать высокую пропускную способность информационной линии, системы канал - память для одновременной работы группы медленных ( мультиплексный канал) или высокоскоростных ( блок-мультиплексный канал) устройств. Монопольный режим работы предусматривает занятие информационной магистрали только одним устройством. По этому принципу строится работа селекторного канала. [10]

Информационные шины канала включают в себя восемь информационных линий и одну контрольную. Информация по этим шинам передается таким образом: по линии О - старший разряд байта, а далее в порядке уменьшения. Тип информации, передаваемой по ШИН-К, определяется сигналом 3 - й группы. [11]

В рабочую зону модуль помещается состыкованным с измерительными информационными линиями и в процессе работы не имеет источников искровых разрядов. [12]

Некоторые временные характеристики процесса считывания на синхронной шине. [13]

Во время первой половины Т3 память помещает данные на информационные линии. На заднем фронте Т3 центральный процессор стробирует ( то есть считывает) информационные линии, сохраняя их значения во внутреннем регистре. Считав данные, центральный процессор сбрасывает сигналы MREQ и RD. В случае необходимости на следующем нарастающем фронте может начаться еще один цикл памяти. [14]

Условия синхронизации также требуют, чтобы данные поступали на информационные линии по крайней мере за 5 не ( TDs) до заднего фронта Т3, чтобы дать данным время установиться до того, как процессор стробирует их. Сочетание ограничений на TAD и TDs означает, что в худшем случае в распоряжении памяти будет только 62 5 - 11 - 546 5 не с момента появления адреса и до момента, когда нужно выдавать данные. [15]

Страницы: 1 2 3 4