Cтраница 4
Организация магистрали ветви с некоторыми отличиями повторяет организацию магистрали КАМАК. Адрес крейта ( BCR) передается по индивидуальным линиям, так же, как и адрес станции на магистрали крейта. Для передачи адреса модуля используются 5 сквозных линий. Данные передаются по 24 двунаправленным линиям BRW. При выполнении на ветви операции записи источник и приемник меняются местами. [46]
Дополнительная внешняя логика формирует сигнал RES, корректирующий направление передачи драйвера шины данных. При чтении данных с устройств, расположенных непосредственно на плате, шинный драйвер автоматически включается на передачу. При вводе вектора прерывания возникают особые сложности, которые связаны с тем, что ведущий контроллер находится на мультиплексной шине, а дополнительные ведомые ( возможно, отсутствующие) - на системной шине данных. Правильное решение дает схема на рис. 7.17, в которой генерируемый главным контроллером ВН59А по двунаправленной линии SP / EN сигнал EN ( выдача данных) используется для коррекции направления передачи через шинный драйвер. При этом вопрос о правильном вводе вектора прерывания как в каскадном, так и в одиночном режиме работы контроллера прерываний решается автоматически. [47]
У каждого из 4 бит есть два отдельных 3-стабильных вентиля: один используется как приемник, а другой - как формирователь. С одной стороны выход формирователя и вход приемника соединяются и подключаются к двунаправленной системной шине. С другой стороны входы и выходы разделены. Для подключения к двунаправленной линии, например линии данных МП 8080, каждую пару DI и DO нужно соединить. Как видно из рис. 5.8, имеется два управляющих сигнала. При высоком уровне CS выход каждого вентиля переводится в высокоимпедансное состояние ( запрещен) и данные передавать вообще нельзя. [48]
Модуль процессора состоит из двух подмодулей: центрального процессора ЦП1 ( ЦП2) и канала Kl ( K2), расположенных в одном АКБ и имеющих общие источники питания и систему вентиляции. Каждый ЦП соединяется радиальными связями с каждым СВВ и через коммутатор - с каждым модулем ОП. Оба ЦП связаны между собой через блоки контроля БК, позволяющие осуществлять текущий контроль работоспособности ЦП. Цифровой процессор со своим каналом имеет непосредственную связь. Между ЦП, а также между ЦП и чужим каналом связь осуществляется через двунаправленную линию и блоки связи БС, ЦП и канал обращаются в модуль памяти и в СВВ через общие БС, которые позволяют одновременно работать с разными модулями памяти и с разными модулями СВВ. [49]