Отрицательная логика

Cтраница 4

Пороговое состояние О 1 / ор - наибольшее значение низкого уровня напряжения для положительной логики или наименьшее значение высокого уровня напряжения для отрицательной логики на входе микросхемы, при котором она переходит из одного устойчивого состояния в другое. [46]

Схемы инверторов на МДП-транзисторах. [47]

При построении логических элементов на основе дополняющих МДП-транзисторов с каналами р - и / г-типов возможно создание микросхем как положительной, так и отрицательной логики. [48]

Логические схемы для функций НЕ ( а, И ( б, ИЛИ ( в, образованные из элементов Пирса.| Условное графическое обозначение элемента И-ИЛИ-НЕ. [49]

Это значит, что один и тот же элемент будет реализовывать с точки зрения положительной логики функцию конъюнкции, а с точки зрения отрицательной логики - дизъюнкцию. [50]

Инвертор с несколькими резисторными связями, реализующий функцию XA - - B - - C с точки зрения отрицательной логики. [51]

На рис. 3.10, а приведена принципиальная схема насыщенного инвертора с тремя входами А, В к С, реализующая с точки зрения отрицательной логики функцию Х - А - - В - - С. Эту схему также называют схемой ИЛИ - НЕ. [52]

Триггеры, реализованные на основе логических элементов ИЛИ-НЕ, работают в положительной логике, а реализованные на основе логических элементов И-НЕ работают в отрицательной логике. Для работы в положительной логике схема управления последних усложняется добавлением двух инверторов. Уровни напряжений на обоих выходах триггера различны и одновременно изменяются на противоположные при работе устройства управления. Выход Q считается главным: значениями Q характеризуют состояние триггера в целом. [53]

Схемы инверторов на МДП-транзисторах. [54]

При построении логических элементов на основе дополняющих МДП-транзисторов с каналами р-и п-типов ( МДПДТ ИС) возможно создание схем как положительной, так и отрицательной логики. [55]

Страницы: 1 2 3 4