Управляющая логика
Cтраница 1
 |
Блок-схема типичного интерфейса. [1] |
Управляющая логика передает символ во ВУ, когда оно готово принимать его. [2]
 |
Структурная схема КР1810ВГ88. [3] |
Управляющая логика в зависимости от состояния сигнала IOB определяет режимы работы выходных формирователей командных и управляющих сигналов. [4]
Схема управляющей логики канала CL осуществляет управление входом / выходом счетчика / таймера в зависимости от запрограммированного режима. [5]
Язык программирования со структурами управляющей логики типичного языка высокого уровня ( if-then, while-do и др.), типы и структуры данных которого накладываются на архитектуру машины. Например, такой язык допускает использование разнообразных информационных объектов типа бит, байт, слово и др. Подобные языки называются еще машинноориен-тированиыми языками: они представляют собой альтернативу языку ассемблера для системного программирования на уровне интерфейс - аппаратные средства. Наиболее известными примерами являются языки Babbage ( В. [6]
Вы можете применить упрощенную версию управляющей логики, в которой вместо счетчика / декодера в схеме ставятся параллельные резисторы. При этом каждый резистор подсоединяется и к тактовому генератору, и к выводу SET мультивибратора. Таким образом мультивибратор сначала запускается, а потом перезапускается фронтом тактового импульса, если аналоговый выход будет достаточной величины. Работа такого упрощенного приближения зависит от внутренней синхронизации мультивибратора - тактовый импульс и сигнал SET должны изменяться одновременно, иначе мультивибратор заблокируется. Для такой синхронизации работы схемы применяется диодная задержка, которая состоит из последовательно соединенных диодов. [7]
Блок-схема на рис. 2.5 иллюстрирует управляющую логику структуры повторения while. Еще раз отметим, что единственными символами на этой схеме кроме малых окружностей и линий связи являются прямоугольник и ромб. Представьте себе снова глубокий бункер, наполненный структурами while, которые могут соединяться пакетом или вкладываться в другие управляющие структуры, чтобы сформировать структурированное представление управления потоками в алгоритме. Затем пустые прямоугольники и ромбы заполняются соответствующими действиями и условиями выбора. Блок-схема ясно показывает повторение. Линия связи, выходящая из прямоугольника, возвращает назад к условию выбора, которое проверяется в каждом цикле, пока оно не окажется ложным. [8]
Язык программирования, в котором структуры управляющей логики и особенно структуры данных отражают в некоторой мере характеристики задач определенного класса, например, обработку коммерческой информации или научные расчеты. В противоположность этому конструкции машинно-ориентированного языка отражают внутреннюю структуру той ЭВМ, на которой он реализован. Если все операторы содержат ровно два операнда или если каждый оператор включает в себя определенное число операндов, скобок не требуется, так как порядок вычислений всегда определен единственным образом. [9]
Блок-схема на рис. 2.4 хорошо иллюстрирует управляющую логику структуры if / else. Мы продолжаем подчеркивать модель вычислений действие-выбор. Задача программиста сводится к соединению этих структуры выбора ( пакетированием или вложением) с другими управляющими структурами, требуемыми алгоритмом, и к заполнению пустых прямоугольников и ромбов необходимыми действиями и условиями выбора. [10]
 |
Общий план кристалла микросхем семейства АРЕХ20К / КЕ. [11] |
Дизъюнктивные нормальные формы удобны для получения функций управляющей логики, в частности, адресных декодеров и автоматов с памятью. Табличные блоки хорошо приспособлены к реализации сложных алгоритмов обработки сигналов и к построению узлов и устройств, содержащих большие количества триггеров. Совмещение обоих типов блоков в одном кристалле обеспечивает эффективность схемных решений, характерных для проектов разных типов. [12]
Строгое определение цикломатической сложности основано на понятии графа управляющей логики ( control flow graph) модуля ПО, который описывает логическую структуру модуля. Строится он следующим образом: вычислительные операторы или выражения изображаются в виде узлов, а передача управления между узлами - в виде дуг. Каждый возможный путь выполнения модуля ПО имеет соответствующий путь от узла входа ( entry node) к узлу выхода ( exit node) на графе управляющей логики модуля. И это соответствие составляет основу методики структурного тестирования. [13]
 |
Структура тайме - Я. [14] |
Для синхронной работы внутреннего однотактного таймера и счетчика используется управляющая логика. [15]
Страницы: 1 2 3 4