Risc-процессор

Cтраница 3

RISC-процессорами, каждая инструкция, которую выполняет приложение, имитируется в виде одной или нескольких инструкций собственного языка микропроцессора. Имитация инструкций занимает время и замедляет выполнение приложения. Однако снижение быстродействия является небольшим. [31]

Каждой микрокоманде соответствует какая-либо элементарная операция, выполняемая за один такт. Команды же RISC-процессоров сами, по сути дела, являются микрокомандами. [32]

Вычислитель с сокращенным набором команд - технология и архитектура построения микропроцессоров, альтернативная технологии CISC. Принцип построения RISC-процессоров основан на применении набора простых команд и на их основе сборки требуемых более сложных команд. Это позволяет сделать микропроцессоры более компактными и производительными, а также менее энергоемкими и дорогими. Другое преимущество технологии RISC заключается в принципиальной возможности обеспечения совместимости ПЭВМ типа IBM PC и Macintosh фирмы Apple Computer. Последний из выпускаемых МП этого вида - 132 - х МГц PowerPC является самым быстрым или производительным и в указанном плане составляет конкуренцию МП Pentium, а возможно и Pentium Pro. Сказанное сдерживает массовое применение МП PowerPC. [33]

Данные об имеющейся конфигурации оборудования, собранные во время запуска системы, сохраняются в реестре. На компьютерах с RISC-процессорами чти сведения извлекаются из профаммного обеспечения фирмы-изготовителя. [34]

Один из основных недостатков RISC-процессора заключается в том, что любой компилятор с языка высокого уровня вынужден фактически генерировать микрокод. Библиотеки стандартных функций ( некоторые из них CISC-процессоры выполняют одной, хотя и сложной командой) для RISC-процессоров занимают много места в памяти. В предлагаемой архитектуре библиотеки функций располагаются в микропрограммном ПЗУ. Для команд микропрограммы не требуется время на выборку из системной памяти и дешифрацию, так как фактически - это уже дешифрованная последовательность RISC-команд, видимая программистом как единая CISC-команда. [35]

Шлифовальные станки многоцелевые с четырехпозиционной ( а и двухпозиционной ( б револьверными головками. [36]

В новых СЧПУ время программирования и длина сложных программ значительно меньше, чем в ранее применяемых. Например, благодаря использованию быстродействующего 64-разрядного RISC-процессора значительно сокращено время обработки информации, что способствует оптимизации траектории движения инструмента. Кроме того, достигается сокращение вспомогательного времени и повышение скорости резания; автоматически осуществляется расчет частоты вращения шпинделя и скорости подач, а также управление обработкой по значениям силы резания. [37]

Совместимость процессорных семейств. [38]

СРМ представляет собой механизм коммуникационных протоколов на базе 32-разрядного RISC-процессора, который может работать по сети с линиями TDM, Ethernet и ATM. [39]

Подсистема OS / 2 системы Windows NT поддерживает приложения OS / 2 версии 1.x на компьютерах с процессорами Intel. Поскольку подсистема OS / 2 отсутствует на компьютерах с RISC-процессорами с системой Windows NT, единственными приложениями OS / 2, способными запускаться на таких компьютерах, являются ограниченные приложения. Ограниченные приложения являются приложениями, разработанными для запуска как в системе OS / 2, так и в системе MS-DOS с помощью одного исполняемого файла. [40]

Первая, основная, часть ( host) - RISC-процессор, но несколько расширенный так, что при подключении второй части, которая является практически исключительно ПЗУ микропрограммного управления, этот процессор превращается в CISC. Таким образом, выполнение четырех-пяти десятков команд, присущих обычно RISC-процессорам, возлагается на логику host - процессора, а любые команды, не принадлежащие к их числу, преобразуются в адрес соответствующей микропрограммы. В отсутствие ПЗУ MISC-процессор работает, как чистый RISC. Все команды исполняются им за один такт. RISC, по-прежнему выполняются не более чем за один такт. [41]

Простота уровня микрокоманд БИС серий К145ИК5 и К145ИК13 отличается от простоты набора команд RISC-процессора и его аппаратурной реализации, но принцип однотактности команд, предполагающий возможность построения синхропоследо-вательностей, необходимых для реализации сложных команд системным программистом или пользователем, расширяет диапазон выбора системы макрокоманд. Это соответствует и аргументации сторонников RISC-архитектуры: благодаря поддержке компиляторами языков высокого уровня RISC-процессор не уступает по эффективности новейшим процессорам с традиционной архитектурой. [42]

Этого достаточно для работы базы данных, когда число пользователей не больше двух или для работы не слишком сложной системы поддержки принятия решений. Если же SQL-сервер планируется использовать для работы многих пользователей или в ответственной системе, то потребуется процессор Pentium или RISC-процессор. [43]

CISC-процессоры могут быть весьма мощными, однако в них для выполнения одной команды требуется большое число аппаратных циклов, в отличие от RISC-процессоров, в которых любая команда выполняется за один цикл работы процессора и которые используют минимальное число команд. [44]

Примером такого побочного влияния на результаты измерений и является переключение контекстов, значительно замедляющее исполнение прикладной программы. В современных RISC-процессорах таких, как Itanium, семейства Alpha и SPARC, особым образом организовано виртуальное адресное пространство. Число виртуальных страниц огромно. Поэтому TLB содержит адреса последних используемых виртуальных страниц. Когда процесс вызывает контекст, виртуальный адрес в этом контексте, обозначенном некоторым кодом, передается в контроллер памяти. Там происходит сравнение адреса виртуальной страницы со всеми элементами буфера TLB для данного контекста. При совпадении формируется адрес физической страницы. В противном случае имеет место промах в TLB, который вызывает срабатывание ловушки ( trap) в операционной системе. При этом вызывается специальная процедура - обработчик системных прерываний. Выполнение приложения, разумеется, приостанавливается до окончания обработки ловушки. Таким образом, переключение контекста может быть вызвано срабатыванием ловушек в операционной системе. Другое проявление этого механизма, не связанное с конкретными архитектурными особенностями RISC-процессоров, - это прерывания. В отличие от срабатывания ловушек, прерывания вызываются косвенно, асинхронно по отношению к выполняемой программе. Обычно прерывания связаны с процессами ввода / вывода. [45]

Страницы: 1 2 3 4