Логическая матрица

Cтраница 3

Основными критериями такой классификации являются наличие, вид и способы коммутации элементов логических матриц. [31]

Нами предлагается легко запоминающееся правило, наглядно связывающее основные термодинамические характеристики системы в логическую матрицу. [32]

В-третьих, представленные зависимости являются плавными, непрерывными, чего невозможно достичь при построении логических матриц. [33]

Задержки при перебросе триггера определяются формулами, полученными в § 7.7.1. Чтобы ими воспользоваться, представим как логическую матрицу ту часть триггера, через которую он перебрасывается ( в данном случае это транзисторы Т, Гз, Т % Т ц, Т в), а подключенную к выходу этой матрицы вторую часть собственно триггера ( на транзисторах Тг и Т) - как входной инвертор усилителей мощности. [34]

Данное учебное пособие знакомит студентов вузов с основными методами проектирования специализированных БИС, особенностями схемно-конструкторского исполнения БМК и ПЛУ ( программируемых и перепрограммируемых логических матриц и постоянных запоминающих устройств) и особенностями их использования при создании специализированных БИС. [35]

Осо-бенностью МП по сравнению с процессорами ЭВМ является большое число регистров, наличие постоянного запоминающего устройства ( ПЗУ) или программирующей логической матрицы ( ПЛМ), вызванное стремлением к регулярности элементов и связей, малое число реализуемых команд ( 20 - 100) и малая разрядность ( 4 - 16), определяемая количеством выводов БИС. [36]

Такое изображение формируется логической матрицей, для управления которой необходим блок выборки адреса, представляющий собой дешифратор, число выходов которого равно числу входов логической матрицы. Чтобы получить изображение в определенном месте экрана, необходим узел тактирования, преобразующий параллельный выходной код логической матрицы в последовательный код элементов изображения. Таким образом, блок выборки адреса должен иметь десять, а узел тактирования восемь разрядов. [37]

В настоящее время исходя из показателей стоимости логических устройств можно считать, что устройства из элементов Логика И являются наиболее экономичными при числе выходов объекта до 15 - 20; программирующие логические матрицы - при числе выходов до 40 - 50, а УПЛУ - в более сложных схемах автоматики. [38]

Структурная схема КР581ИК1. [39]

Функционально микросхема включает в себя: арифметико-логическое устройство ( АЛУ); регистры общего назначения ( РОН); дешифратор; регистр микрокоманд и регистр-указатель для адресации к РОН; устройство местного управления, содержащее логическую матрицу дешифрации кода микрокоманды; буферные схемы. [40]

Содержательный смысл двоичного вектора ИМК. [41]

Логическая матрица, длина строки которой равна длине машинного слова, - физическая матрица или физическое представление двоичного вектора. [42]

Микросхемы представляют собой электрически программируемый логический контроллер типа автомата Мили с тремя состояниями на выходе. ИС включают логические матрицы вентилей И-ИЛИ с программируемыми пользователем перемычками, которые в свою очередь управляют входами - регистра состояния и выходного регистра. Регистры состоят соответственно из 6 ( с ОР-вы-ходами) и 8 ( с О-выходами), запускаемых по фронту, синхронных S / R-триггеров с асинхронной общей предустановкой. При включении питания все триггеры принудительно устанавлваются в состояние лог. Все термы переходов могут включать состояния: истинные, ложные или безразличные значения управляющих переменных; они объединены в матрице ИЛИ, чтобы выдавать следующие состояния или следующие выходные команды в соответствующие им регистры при переходе тактового импульса от низкого уровня сигнала к высокому. Прямые и инверсные значения термов переходов могут быть получены посредством дополнительного использования внутренней входной переменной ( С) из матрицы обращения. Вход предварительной установки Preset может быть преобразован во вход разрешения выхода Output Enable путем программирования. [43]

Так как в исходном состоянии входные транзисторы элемента II группы были закрыты, до тех пор пока выходное напряжение элемента I группы не достигнет уровня отпирания указанных транзисторов ( t / вх. При этом время включения логической матрицы, определяемое временем, в течение которого t / BbIxn ( f) нарастает до изи. [44]

Многофункциональность и универсальность АЛУ достигается программированием аппаратных средств за счет коммутации элементарных ячеек матрицы для организации наперед заданных комбинационных преобразований. Организованная упорядоченность логических элементов составляет логическую матрицу с программируемым полем ( ЛМПП) - одну из разновидностей ПЛМ. Отличительной особенностью матрицы АЛУ от однократно программируемой ЛМПП является оперативная программируемость каждой ячейки в соответствии с кодом операции. Перепрограммируемость достигается заменой плавких перемычек ЛМПП управляемыми ключами - транзисторами. [45]

Страницы: 1 2 3 4