Декодирующая матрица
Cтраница 1
Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA Подтверждение прерывания или сигналы чтения / записи при обращении к ОЗУ или УВВ. [1]
 |
Потенциальная схема индикации в десятичной системе счисления для декадного счетчика с триггерами /, / /, / / /, IV с неоновыми лампами ( показана схематически. [2] |
Декодирующая матрица является весьма распространенным устройством для перевода числа из двоичной в десятичную систему счисления. [3]
Декодирующая матрица в зависимости от режима работы микропроцессора, зафиксированного в регистре состояния, и входных управляющих сигналов HLDA, WR, DBIN формирует сигнал INTA Подтверждение прерывания или сигналы чтения / записи при обращении к ОЗУ или УВВ. [4]
 |
Блок-схема системы SECAM. а - передающая часть. б - приемная часть. [5] |
Декодирующая матрица - это счетно-решающее устройство, в котором по известным значениям Ер-Еу и Ев-Еу определяется третий цветоразностный сигнал EQ - Ey. [6]
Представляют собой декодирующую матрицу, обеспечивающую выполнение 16 различных типов условных и безусловных операций выборки следующего адреса микрокоманды и изменяют управляющие сигналы в зависимости от состояния входа признака ветвления. Кроме сигналов управления секциями КМ1804ВУ1, КМ1804ВУ2 обеспечивают управление счетчиком команд, ПЛМ дешифратора команд и регистром микрокоманд. ИС содержат дешифратор на 4 входа и 16 выходов, логические схемы опроса состояния входа признака ветвления и выходные буферные схемы на три состояния, работой которых управляет вход ОЕ. Если на вход ОЕ подано напряжение высокого уровня, то выходные буферные схемы находятся в состоянии отключено. При низком уровне на входе ОЕ выходные буферные схемы передают информацию, сформированную микросхемами. ИС являются чисто комбинационными, поэтому временных ограничений на подачу входных сигналов не налагается. [7]
Перед подачей на декодирующую матрицу сигнал Б, проходит через линию задержки ЛЗ, чтобы обеспечить его временное согласование с более узкополосным сигналом E Q. [8]
По функциональному назначению делятся на декодирующие матрицы и последовательные делители напряжения. [9]
 |
Структурная схема декодера системы NTSC. [10] |
Цветоразностный сигнал E G Y вычисляется в соответствии с выражением (6.4) декодирующей матрицей, аналогичной приведенным на рис. 6.3. При необходимости для управления электронными прожекторами цветного кинескопа с помощью схем рис. 6.3 могут быть получены сигналы E R, EG, Ев. [11]
 |
Функциональная схема преобразователя кода в напряжение с общим источником напряжения и делителем напряжения из двух одинаковых. [12] |
Требования к стабильности характеристик ключевых элементов можно значительно снизить, если переменить в декодирующей матрице индивидуальные стабилизированные источники тока ИТ, зодключаемые к сетке сопротивлений через ключевые элементы. [13]
Делители напряжения типов ДНД и НС на основе проволочных прецизионных резисторов предназначены для использования в качестве декодирующих матриц в устройствах измерительной и вычислительной техники. Конструктивно оформлены в пластмассовых корпусах, для печатного монтажа. [14]
Тонкопленочные резисторные микросхемы серий 316, 317 и 319 предназначены для использования в устройствах вычислительной В измерительной техники в качестве декодирующих матриц. [15]
Страницы: 1 2 3