Дешифрация - код
Cтраница 3
Быстродействие матричного дешифратора определяется временем дешифрации кода схемой. Время дешифрации кода в основном опеределяется временем нарастания напряжения, на выходе изображенной шины. [31]
Правомочно и целесообразно и обратное использование обозначения функций элементов в качестве меток. Например, в мультиплексоре-селекторе функция дешифрации кода канала данных относится только к группе выводов. Поэтому при образовании меток этих выводов целесообразно использовать обозначение функции DC ( черт. [32]
 |
Дешифратор двоичного кода на магнитно - - диодных ячейках трансформаторного типа. [33] |
Дешифрация кода производится в два такта: в первый такт ( / Т1) код вводится и преобразуется в обратный. Одновременно в этот же такт осуществляется дешифрация кода, поступившего в предыдущий цикл работы дешифратора, во вто. [34]
 |
Состояния дешифратора К155ИД ]. [35] |
Если микросхема используется как демультиплексор, дешифратор DCA может принимать по входам Еа и Еа как прямой, так и инверсный адресные коды. Состояния для обоих дешифраторов как при дешифрации кода АО, AJ, так и при демультиплексировании по адресу АО, А1 сведены в табл. 1.68. Микросхему, можно использовать как дешифратор трехразрядного кода на восемь выходов и как демультиплексор от одного входа на восемь выходов. [36]
Расширение набора команд, увеличение числа способов адресации, введение сложных команд сопровождаются увеличением длины кода команды, в первую очередь, кода операции, что может приводить к использованию расширяющегося кода операции, увеличению числа форматов команд. Это вызывает усложнение и замедление процесса дешифрации кода операции и других процедур обработки команд. Возрастающая сложность процедур обработки команд заставляет прибегать к микропрограммным управляющим устройствам с управляющей памятью вместо более быстродействующих УУ с жесткой ( схемной) логикой. [37]
Цепочка параллельно работающих процессов или процессоров, взаимодействующих так, что выход одного члена цепочки поступает на вход другого. В архитектуре ЭВМ конвейерный процессор состоит из нескольких последовательных элементов, каждый из которых выполняет часть обработки команды ( выборку команды, дешифрацию кода операции, адресную арифметику, выборку операндов, выполнение операции); при этом следующая команда начинает выполняться раньше, чем завершается предыдущая. В операционных системах конвейер образуется несколькими задачами, выходной поток каждой из которых является входным потоком следующей. [38]
Микросхемы представляют собой регистровое арифметике - логическое устройство обработки данных. В состав ИС входят АЛУ, регистры общего назначения ( РОЙ), дешифратор, регистр микрокоманд, регистр-указатель для адресации к РОН; устройство местного управления с логической матрицей дешифрации кода микрокоманды и буферные схемы. [39]
Устройство сравнения выполнено по схеме сравнения токов с усилителем постоянного напряжения на четырех дифференциальных каскадах. В качестве переключающих элементов в схеме точного параллельного делителя в коде 4 - 2 - 2 - 1 ПКН применены реле РЭС-22 с четырьмя контактными парами на переключение, использующиеся также для дешифрации кода ПКН в десятичный и для индикации. Для формирования сигналов на программирующий переключатель используется схема запуска, состоящая из формирователя импульсов запуска, генератора тактовых импульсов и ключевой согласующей схемы. В исходное состояние Тг21 возвращается ближайшим по времени импульсом с генератора ГТИ. Передний фронт сигнала, сформированного Тг21, через схему сброса ССбр подготавливает работу ПКН, устанавливая в исходные состояния все триггеры распределителя, кроме триггера полярности ( Тг1), который и без того срабатывает в первый такт отработки. Диод Д1 оказывается запертым, исключая повторный запуск схемы. Контакты КР2 реле Р2 замыкаются, и на БСр подается ступень компенсирующего напряжения. Если сигнала с БСр нет, триггер Тг2 остается в этом состоянии, если сигнал есть - перебрасывается в исходное состояние. [40]
Для повышения производительности процессора в каждом такте осуществляется управление длительностью цикла в зависимости от наличия операций обращения к памяти или внешним устройствам. Две БИС ПЗУ, пятая и шестая, используются для классификации форматов команд ЭВМ Электрони-ка-б ОМ и генерации начальных адресов микропрограмм, благодаря чему в основном ПЗУ ( 1 - 4) склеиваются все одинаковые фрагменты микропрограмм и на дешифрацию кода операции не тратится дополнительных тактов. Входы адреса ПЗУ классификации форматов подключены к неиспользуемой для пересылки адресов и данных шине МПП, снабженной статическим регистром Kis - Ко - При входе в начальные ячейки ПЗУ блок. На открытых коллекторах реализуется функция проводного ИЛИ. При адресации внутри микропрограмм ПЗУ классификации форматов отключаются и по шине адреса микрокоманд проходит код из БМУ. [41]
Выполнение любой команды начинается со считывания первого слова команды, которое содержит код операции, из памяти в регистр команд, где оно хранится в течение всего времени выполнения команды. Разрядность регистра команд соответствует разрядности шины данных МП. Дешифрация кода операции производится в дешифраторе команд. По результатам работы дешифратора и под воздействием тактовых сигналов вырабатывается нужная последовательность сигналов управления. Это приводит к считыванию из памяти остальных слов команды, если они имеются, а также к собственно выполнению операции, предписанной командой. Очередь команд представляет собой запоминающее устройство небольшого объема ( порядка нескольких слов), расположенное на кристалле МП и предназначенное для хранения очередных, подлежащих выполнению команд. Заполнение этой памяти происходит в промежутке времени, когда шина данных МП свободна от обмена с внешней памятью или внешними устройствами. Это позволяет повысить быстродействие МП за счет снижения временных затрат на выборку последующей команды из внешней памяти после выполнения очередной команды. [42]
Работу всех устройств ЭВМ при выполнении программы координирует центральное устройство управления, или просто устройство управления, представляющее собой совокупность блоков и узлов процессора. Устройство управления обеспечивает преобразование командной информации, содержащейся в программе, в управляющие сигналы, исполнительные адреса, коды, воздействующие на устройства ЭВМ в определенной последовательности для выполнения конкретных операций. Таким образом устройство управления вырабатывает управляющие сигналы для выборки очередной команды из памяти, дешифрации кода этой команды, формирования адресов операндов, выборки их из памяти и передачи в АЛУ, выполнения операции в АЛУ согласно коду команды и передачи результатов в оперативную память. [43]
Устройство для управления электрифицированной пишущей машинкой сходно с устройством управления телетайпом. В схеме управления пишущей машинкой требования к длительности импульсов менее жесткие, чем в схеме управления телетайпом. Как видно из рис. 7 - 14, для управления электрифицированной пишущей машинкой необходим дополнительный электронный блок дешифрации кода, поступающего из устройства управления. [44]
Устройство для управления электрифицированной пишущей ма-шинкой сходно с устройством управления телетайпом. В схеме управления пишущей машинкой требования к длительности импульсов менее жесткие, чем в схеме управления телетайпом. Как видно из рис. 7 - 14, для управления электрифицированной пишущей машинкой необходим дополнительный электронный блок дешифрации кода, поступающего из устройства управления. [45]
Страницы: 1 2 3 4