Микроархитектура

Cтраница 2

Мы подробно описали, что такое микроархитектура и макррархитектура. Другими словами, нам предстоит узнать, что собой представляет и как работает программа микроархитектурного уровня, интерпретирующая команды макроархитектуры. Прежде чем ответить на эти вопросы, мы должны изложить систему обозначений, которую мы будем использовать для описания. [16]

Ясно, что Mic-2 - это усовершенствованная микроархитектура Mic-1. Она работает быстрее и использует меньше управляющей памяти, хотя стоимость блока выборки команд, несомненно, превышает ту сумму, которая выигрывается за счет сокращения пространства при уменьшении управляющей памяти. Таким образом, машина Mic-2 работает значительно быстрее при минимальном росте стоимости. Давайте посмотрим, можно ли еще больше повысить скорость. [17]

Полезно будет сравнить нашу последнюю разработку, микроархитектуру Mic-4, с этими тремя реальными машинами. Обе системы интерпретируют команды, которые не являются командами типа RISC. Для этого обе системы разбивают команды на микрооперации с кодом операции, двумя входными регистрами и одним выходным регистром. В обоих случаях помещаются в очередь для дальнейшего выполнения. Микроархитектура Mic-4 запускает микрооперации строго по порядку, выполняет их строго по порядку и завершает выполнение тоже строго по порядку, a Pentium II запускает по порядку, выполняет в произвольном порядке, а завершает опять по порядку. [18]

Идея использовать JVM принадлежит именно ему, и микроархитектура для реализации JVM тоже его. [19]

Но, к сожалению, как и в микроархитектуре Mic - З, это приводит к увеличению времени ожидания отдельных операций памяти. С увеличением скорости задающего генератора становится все сложнее обеспечить такую систему памяти, которая может передавать операнды за один или два цикла. [20]

Ниже мы опишем, как работает эта модель, что собой представляет микроархитектура и как ею управляют микрокоманды, каждая из которых занимает тракт данных на один цикл. Полный список команд формирует микропрограмму, которая будет рассмотрена очень подробно. [21]

Суперскалярный процессор с последовательной выдачей и последовательным завершением команд. [22]

Все арифметические команды используют три регистра: два - для операндов и один - для результата, как и в микроархитектуре Mic-4. Чтобы сделать наш пример реалистичным, мы позволим блоку декодирования выпускать до двух команд за цикл. Некоторые суперскалярные процессоры могут выпускать 4 или даже б команд за цикл. [23]

Внутренняя структура блока вызова / декодирования ( в упрощенном виде. [24]

Декодирование в системе Pentium II состоит из превращения каждой команды IA-32 в одну или несколько микроопераций, как и в микроархитектуре Mic-4. Простые команды, например перемещение из одного регистра в другой, переделываются в одну микрооперацию. Выполнение более сложных команд может занимать до четырех микроопераций. Несколько чрезвычайно сложных команд требуют еще больше микроопераций и используют ПЗУ последовательности микроопераций для упорядочения этих микроопераций. [25]

Основные компоненты микроархитектуры Mic-4. [26]

Эти элементы должны быть расположены в строгом порядке, и, например, переход из wide iload2 в iloadS, который допустим в микроархитектуре Mic-2, не разрешается. Каждая последовательность микроопераций должна выполняться полностью, в некоторых случаях последовательности дублируются. [27]

В статье описываются свойства новой системы, причем основное внимание привлекают следующие вопросы: баланс ( затраты - производительность), общие регистры, адресация, управление памятью, разделение ресурсов и защита, прерывания, ввод-вывод, комплект команд, представление данных, микроархитектура, эксплуатация и обслуживание и некоторые другие. В статье рассмотрены проблемы защиты файлов и разделение памяти. Защита на пяти уровнях осуществляется путем проверки списка прав доступа, составленного владельцем файла. В ЭВМ ARPS используется схема адресации, которая соответствует виртуальной памяти и позволяет осуществить разделение ресурсов и защиту. [28]

Конвейер Mic-4. [29]

Микроархитектура Mic-1 представляла собой очень простой вариант аппаратного обеспечения, поскольку практически все управление осуществлялось программным обеспечением. Микроархитектура Mic-4 является конвейеризированной структурой с семью стадиями и более сложным аппаратным обеспечением. Данный конвейер изображен на рис. 4.24. Цифры в кружочках соответствуют компонентам рис. 4.23. Микроархитектура Mic-4 автоматически вызывает заранее поток байтов из памяти, декодирует его в команды IJVM, превращает их в последовательность операций с помощью ПЗУ и применяет их по назначению. [30]

Страницы: 1 2 3 4