Очередная микрокоманда

Cтраница 1

Очередная микрокоманда считывается из ПЗУ в регистр микрокоманды. Дешифратор микроопераций дешифрует код операции выполняемой микрокоманды и возбуждает соответствующие формирователи функциональных сигналов, которые управляют работой АЛУ, регистров и интерфейса процессора, а также осуществляют необходимые подключения к входной и выходной магистрали процессора. [1]

Структурная схема простейшего варианта управляющего автомата с хранимой в памяти логикой. [2]

Адрес очередной микрокоманды можно назначить без учета значений Z ( t) и U ( t), если эта микрокоманда задает функцию перехода автомата в состоянии, имеющем единственный переход, не зависящий от значения входных сигналов. [3]

Формирование адреса очередной микрокоманды выполняется с помощью условных и безусловных переходов. В каждой текущей микрокоманде содержится поле микроинструкции БМУ, предназначенной для формирования адреса следующей микрокоманды. Адреса микрокоманды ( всего 512) образуют матрицу ( страницу), состоящую из 32 строк и 16 столбцов. Каждый адрес определяется номером той строки и того столбца, на пересечении которых он находится. Девятиразрядный адрес микрокоманды, выработанный логикой следующего адреса, загружается в регистр адреса микрокоманд, а из него выдается в память микрокоманд по десяти выходным шинам. [4]

Если адрес очередной микрокоманды должен формироваться с учетом значений входных сигналов, то в поле ТФА заносится специальный код, настраивающий СхФАМк на особую обработку ПФА. [5]

При исполнении микропрограммы очередная микрокоманда считывается из БОП и поступает в регистр микрокоманд. Часть ее разрядов, составляющая поле базового адреса, выдается в коммутатор и через него на адресные входы блока памяти. Следующая микрокоманда будет выбрана по адресу, заданному в текущей микрокоманде. Так осуществляется управление в последовательных ветвях микропрограмм. [6]

Схема процессора. [7]

СУАМ ( ВУ1 или ВУ2) происходит формирование адреса очередной микрокоманды. При условных и безусловных переходах по адресу ветвления, содержащемуся в МК, УСА ( ВУЗ) содержимое этого поля МК коммутирует на вход ОСУАМ. МКОУ ( с полями А, В, I, С, D) поступает в блоки ВС1 и управляет в них выполнением операции. При выполнении операции сдвига соответствующее поле МК ОУ, воздействуя на мультиплексор сдвига, обеспечивает требуемую коммутацию цепей сдвига ( PR3, PR о. PQs, PQo) - Поле управления мультиплексором признаков определяет признак ( содержимое определенного разряда регистра состояния), по которому выполняется условный переход, и передает его на вход УСА. Вновь формируемые признаки принимаются в регистр состояния. [8]

Структурная схема микропрограммного устройства управления. [9]

В каждом такте работы процессора из ПЗУ в регистр микрокоманды поступает очередная микрокоманда, которая расшифровывается дешифратором микроопераций и формирует в блоке формирования функциональных сигналов сигналы, необходимые для выполнения микрооперации АЛУ, блока управляющих регистров и интерфейса процессора. [10]

Узлом, непосредственно выдающим в управляющую память ( УП) адрес очередной микрокоманды, является СУАМ, в качестве которой могут быть использованы микросхемы КР1804ВУ1 или КР1804ВУ2, рассмотренные выше. Микрокоманда, наряду с полями, предназначенными для управления операционным устройством, содержит поля для управления работой узлов управляющего устройства. [11]

Программируемая логическая матрица ( ПЛМ) в соответствии с кодом поступившей команды формирует код очередной микрокоманды, адрес следующей микрокоманды и управляющие коды, которые поступают соответственно на регистр микрокоманд, регистр следующего адреса и регистр управления. [12]

В поле вида перехода приводится мнемоническое обозначение вида перехода, осуществляемого БМУ при формировании адреса очередной микрокоманды. [13]

Структурная схема ЦПУ NCR / 32 - 000. [14]

В ходе выборки содержимое управляющего регистра ЦПУ используется в качестве адреса ПЦЗУ микрокоманд для загрузки в регистр микрокоманд очередной микрокоманды. В процессе интерпретации микрокоманда декодируется с целью выработки управляющих сигналов и считывания операндов из регистрового запоминающего устройства. На этапе исполнения выполняется обработка операндов, выбранных из памяти при интерпретации микрокоманды, запись результата в регистровое запоминающее устройство и вывод его из МП по шине процессор - память. [15]

Страницы: 1 2 3