Cтраница 1
Микросхемы семейств АРЕХ20К / КЕ принадлежат к первым промышленным SOPC с конфигурируемостью всех областей кристалла. Микросхемы АРЕХ20К имеют напряжение питания ядра 2 5 В и уровни сигналов ввода / вывода 2 5; 3 3 и 5 0 В, а микросхемы АРЕХ20КЕ напряжение питания ядра 1 8 В, а уровни сигналов ввода / вывода 1 8; 2 5; 3 3 и 5 0 В. [1]
![]() |
Параметры временной модели ПЛИС семейства FLEX8000.| Параметры ПЛИС семейства МАХ9000.| Структурная схема ПЛИС семейства МАХ9000.| Структурная схема логического блока ПЛИС семейства МАХ9000. [2] |
Микросхемы семейства МАХ9000 имеют достаточно высокую логическую емкость и не требуют внешнего конфигурационного ПЗУ. [3]
Микросхемы семейства АРЕХ20К / КЕ имеют программируемое управление по координатам скорость / мощность. Когда максимальное быстродействие не требуется, можно снижать мощность потребления до 56 % с помощью соответствующей опции турбо-бита для блоков ESB. Неиспользуемые блоки ставятся в режим глубокого снижения мощности. [4]
![]() |
Общий план кристалла микросхем семейства Excalibur. [5] |
Микросхемы семейства Excalibur с аппаратными процессорными ядрами позволяют создавать системы с высокой производительностью и умеренной функциональной гибкостью. [6]
Для микросхем семейства АРЕХ20К / КЕ разработано soft - ядро процессора Nios - RISC-процессора с изменяемой архитектурой, конфигурируемым файлом регистров, 16-разрядными командами и шиной данных на 16 или 32 разряда по выбору проектировщика. Производительность процессора может достигать 50 MIPS. Микросхемы семейства АРЕХ20КЕ имеют настолько высокий уровень интеграции, что процессор Nios занимает небольшую долю их логической емкости. Например, для микросхемы ЕР20К200Е ядро процессора Nios занимает 12 % логических ресурсов кристалла. При стоимости кристалла около 80 долларов ( в единичных поставках) на ядро процессора приходится приблизительно 10 долларов, а при массовых поставках стоимость снижается приблизительно в два раза. Изменяемая архитектура ядра Nios, как и других разработанных soft - ядер, придает SOPC высокую степень гибкости. Однако быстродействие soft - ядер не достигает максимальных значений и в сравнении с быстродействием аппаратных ядер остается умеренным. [7]
В микросхемах семейства Е5 фирмы Triscend на одном кристалле объединены: 8-разрядное ядро микроконтроллера турбо 8032, совместимое со ставшей в последнее время фактическим стандартом архитектурой 8051 фирмы Intel, FPGA, системная шина, память типа SRAM и несколько вспомогательных периферийных устройств. На рис. 1.27 показаны основные блоки микросхем семейства Е5 и их взаимосвязи. [8]
В особо сложных микросхемах семейства ispLSI8000 введена двухуровневая система межсоединений. Средства локальной трассировки объединяют по 20 макроячеек в так называемые мегаблоки, а 6 мегаблоков связываются между собой средствами глобальной трассировки. Микросхемы имеют встроенные шины с тремя состояниями и 108 линиями. Буферы ввода / вывода имеют триггеры для возможности выбора комбинационного или регистрового варианта для всех сигналов входов, выходов и управления дву-направленностью. [9]
Структура и схемотехника микросхем семейства FLEX10K / KE рассмотрена ранее в этой главе. Семейства FLEX6000 и FLEX6000A структурно упрощены в сравнении с семейством FLEX10K / KE, но одновременно с этим выполнены на более новом и совершенном технологическом базисе, имеют улучшенные показатели по плотности и быстродействию схем. Эти схемы расцениваются как удачное решение с точки зрения сочетания параметров цена-производительность для проектов, не требующих наличия памяти на кристалле и не слишком сложных. В сравнении с семейством FLEX10K / KE в микросхемах FLEX6000 и FLEX6000A исключены блоки PLL, сокращены ресурсы глобальной трассировки и усилены ресурсы местных связей, ограничен выбор типов корпусов. [10]
Блоки ввода / вывода, показанные на примере микросхем семейства Spartan фирмы Xilinx ( рис. 1.12), обеспечивают интерфейс между выводами корпуса FPGA и ее внутренними логическими схемами. Каждому выводу корпуса придается блок ввода / вывода БВВ, который может быть конфигурирован как вход, выход или двунаправленный вывод. [11]
Затраты на реализацию САМ емкостью 32 слова по 32 разряда для режима SINGLE match в микросхемах семейства APEX 20KE составляют один блок ESB и 35 логических макроячеек. [12]
Семейство АСЕХ1К - вариант микросхем FLEX10K / KE, реализованный с уменьшенными топологическими нормами, но значительно более дешевый, чем его мегавентильные соседи того же технологического поколения. Микросхемы семейства ACEXIK имеют сравнительно небольшой уровень интеграции, меньший выбор типов корпусов. Эти микросхемы популярны у отечественных разработчиков вследствие невысокой стоимости при хороших технических параметрах. [13]
В микросхемах семейства Е5 фирмы Triscend на одном кристалле объединены: 8-разрядное ядро микроконтроллера турбо 8032, совместимое со ставшей в последнее время фактическим стандартом архитектурой 8051 фирмы Intel, FPGA, системная шина, память типа SRAM и несколько вспомогательных периферийных устройств. На рис. 1.27 показаны основные блоки микросхем семейства Е5 и их взаимосвязи. [14]
Для микросхем семейства АРЕХ20К / КЕ разработано soft - ядро процессора Nios - RISC-процессора с изменяемой архитектурой, конфигурируемым файлом регистров, 16-разрядными командами и шиной данных на 16 или 32 разряда по выбору проектировщика. Производительность процессора может достигать 50 MIPS. Микросхемы семейства АРЕХ20КЕ имеют настолько высокий уровень интеграции, что процессор Nios занимает небольшую долю их логической емкости. Например, для микросхемы ЕР20К200Е ядро процессора Nios занимает 12 % логических ресурсов кристалла. При стоимости кристалла около 80 долларов ( в единичных поставках) на ядро процессора приходится приблизительно 10 долларов, а при массовых поставках стоимость снижается приблизительно в два раза. Изменяемая архитектура ядра Nios, как и других разработанных soft - ядер, придает SOPC высокую степень гибкости. Однако быстродействие soft - ядер не достигает максимальных значений и в сравнении с быстродействием аппаратных ядер остается умеренным. [15]