Емкость - матрица
Cтраница 1
Емкость матрицы в квазиэлектронных и электронных АТС может быть различной, переход от одной емкости к другой не вызывает особых конструктивных затруднений. [1]
Емкость матрицы ПЗУ микропрограмм каждой микросхемы 512 бит на 22 разряда. [2]
 |
Схема блока управления тюнера Ласпи-001 - стерео. [3] |
УКВ и управляет емкостью варикапных матриц. [4]
 |
Схема матрицы запоминающего устройства с совпадением токов. [5] |
При этом, так как принцип построения схемы не зависит от емкости матрицы, для упрощения рисунка изображена матрица, содержащая всего 16 сердечников. ЗУ с такими матрицами пригодно, очевидно, для хранения 16 чисел, разрядность которых определяется количеством содержащихся в ЗУ матриц. [6]
Произведение числа входов на число выходов и число коммутируемых контактов называют емкостью матрицы. [7]
Для хорошо сорбируемых радионуклидов ( таких, например, как цезий - 137 и стронций-90), когда емкость пористой матрицы контролируется эффективным параметром п э n0 Kdp, конкурентноспособность модели неограниченной емкости еще более возрастает. [8]
 |
Принципиальная схема блока УКВ Виктория-001. [9] |
Для этого на матрицу через фильтр R28, С29, контакт 6 платы блока УКВ, переключатель В4 ( блок РЧ) и контакт 14 платы блока ПЧ, а также фильтр С24, R38; С21, R35 с выхода частотного детектора подается напряжение, в зависимости от которого меняется емкость варикапной матрицы. Следовательно, к матрице одновременно прикладывается два напряжения: от ручного регулятора ( потенциометр R8 - шасси блока BII) и напряжение АПЧ от частотного детектора. [10]
Микросхема К1800РП16 - буферная память ( RAM), предназначена для выполнения функции блока регистров в процессоре, а также буферного интерфейса памяти для периферийных устройств. Емкость матрицы регистров составляет 32X2 слова по 9 бит. Емкость памяти может быть увеличена наращиванием. [11]
Выполняет функции блока регистров в процессоре или буферного интерфейса памяти в периферийных устройствах. Емкость матрицы регистров 32 х 2 слова по 9 бит. ИС состоит из двух частей. Каждая часть имеет матрицу памяти, усилители считывания, формирователь записи данных из шины AD ( BD) в матрицу памяти, дешифратор адреса, выходной 9-разрядный регистр данных, схему контроля четности данных и адреса и триггер ошибки. Шины данных - 9-разрядные двунаправленные; шины адресные - однонаправленные 5-разрядные. [12]
Для таких расчетов общая пустотность определяется по данным про-мыслово-геофизических исследований, пористость матрицы - по керну. Нефте - или газонасыщенность в целом по залежи находится с учетом различных ее значений для поровой и трещинно-каверновой емкости и соотношения поровой емкости матрицы и пустотности трещин и каверн. С учетом этого же соотношения определяются и коэффициенты извлечения нефти, которые также характеризуются существенно различными значениями. [13]
Регистры без сдвига информации по структуре своей работы приближаются к оперативным запоминающим устройствам ( ЗУ) вычислительных машин, которые в общем случае также можно отнести к многотактным схемам задержки. Действительно, если регистр адреса оперативного ЗУ типа 2Д или ЗД работает в счетном режиме и на его счетный вход каждый цикл обращения ( считывание - запись) подавать импульс изменения адреса, то матрица запоминающего устройства будет работать в. Время задержки примерно равно емкости матрицы, умноженной на время обращения. Количество таких регистров в одном ЗУ определяется числом разрядов запоминающего устройства. [14]
Co, и эти функции просто реализуются на ПЛМ или ПЛМД. Пример построения трехразрядного двоичного сумматора на ПЛМД ( 8, 4, 16) показан на рис. 4.18. На этом рисунке с3 - перенос из третьего разряда. Суммарная информационная емкость матриц равна 320 бит, что значительно меньше емкости матриц для ПЛМ и ПЗУ. [15]
Страницы: 1 2