Входной мультиплексор

Cтраница 2

Структурная схема сканирующих ячеек, позволяющих обеспечить реализацию описанных выше режимов, в своей основе имеет вид, приведенный на рис. 2.38. Схема содержит два мультиплексора и два D-триггера. Один из них, Т1, является триггером в сдвигающем регистре данных JTAG-цепочки: в состоянии ввода / вывода данных информация сдвигается по цепочке от предыдущей к следующей BSC-ячейке. В этих же триггерах ( при другом состоянии входного мультиплексора) может фиксироваться входная информация BSC-ячеек. [16]

Структура операционной части микропроцессора на БИС ЦПЭ. [17]

На рис. 12.8 показано соединение ЦПЭ, каждый из которых обрабатывает слоги с разрядностью а. Для обработки n - разрядных слов необходимо р-п / а БИС. В каждом ЦПЭ имеются АЛБ, выходные регистры РА и РД, сверхоперативная память ( СОП) в виде группы регистров и входные мультиплексоры АЛБ - МХА и МХВ. Входные слоги могут поступать в АЛБ с трех внешних шин М, В и К из СОП и РД. Результат, получаемый в АЛБ, может быть загружен в РА или в РД или в адресуемую ячейку СОП. АЛБ выполняет группу арифметических, логических поразрядных операций и операций сдвигов. Код, управляющий элементами ЦПЭ, поступает на шину F. Он дешифрируется дешифратором микроопераций ДШМКО, входящим в состав узла местного управления ЦПЭ. [18]

Страницы: 1 2