Набор - регистр
Cтраница 3
С точки зрения процессора внешнее устройство представлено набором регистров, каждый из которых имеет свой адрес в адресном пространстве ЭВМ. Процессор по этим адресам может обращаться к регистрам, считывая или записывая информацию точно так же, как он это делает при обращении к ячейкам оперативной памяти. [31]
Для работы в системном режиме в диспетчере памяти предусмотрен еще один набор регистров смещения и описания страницы. Выбор нужного набора регистров выполняет диспетчер памяти в зависимости от кода, установленного в разрядах 14 и 15 ССП. Таким образом, системная программа также может быть разбита на страницы и размещена в любом месте памяти. [32]
Дальнейшее усовершенствование заключается в том, чтобы для каждой программы иметь свой набор регистров. В машине Sigma-7 регистры на интегральных схемах являются ячейками быстрой памяти, причем в расширенном комплекте машины может быть до 32 блоков по 16 регистров в блоке. [33]
Набор программно-доступных регистров процессора ВЕ51 приведен на рис. 4.20. Он является расширением набора регистров ВЕ48 ( см. рис. 4.3), что обеспечивает совместимость архитектур ВЕ48 и ВЕ51 снизу вверх. Обе архитектуры относятся к классу аккумуляторных с переключаемыми банками рабочих регистров. Поэтому центральным регистром набора считается 8-разрядный аккумулятор А, выполняющий обычные функции основного арифметического регистра. [34]
Аппаратная вычислительная машина с общецелевым набором команд низкого уровня, простой, неструктурированной главной памятью и набором регистров может быть сравнительно эффективно запрограммирована под любую вычислительную машину из широкого класса, как мы увидим в последующих разделах. Время от времени конструируются вычислительные машины с языками высокого уровня ( см., например, работу Чесли и Смита [1971]), но обычно предпочитают другие методы реализации языков высокого уровня. [35]
 |
Содержимое стека после выполнения команд программы, приведенной на. [36] |
В рассматриваемых в данном разделе процессорах арифметические и логические операции, а также передача данных производятся с использованием набора регистров общего назначения. Любой из этих регистров может использоваться для хранения данных, необходимых для выполнения команды, или для задания адреса. [37]
Для того чтобы избежать всякий раз, когда это возможно, таких длительных вычислений, в машине можно предусмотреть набор быстрых ассоциативных регистров, в которых временно будет запоминаться физическое размещение виртуальных адресов ( адресов сегментов и страниц), обрабатывавшихся совсем недавно. При этом, если номер сегмента и страницы, указанный в адресе, интерпретируемом аппаратурой, равен номеру сегмента и страницы в одном из ассоциативных регистров, для получения фактического физического адреса необходимо только прибавить смещение к начальному. Такое многоуровневое обращение к памяти, необходимое для вычисления любого адреса, должно выполняться быстро. Требуемая для этого аппаратура увеличивает стоимость процессора и даже при наличии очень быстрых запоминающих ассоциативных регистров быстродействие машины несколько снижается. [38]
Как правило, на любом уровне иерархии базовый набор элементов операционного блока ( этого уровня) дополняется требуемым для их функционирования набором регистров, логических схем ( обычно многофункциональных и управляемых), буферных схем и коммутируемых связей между ними. Важно, чтобы на более низких иерархических уровнях описания проекта была однозначная трактовка функционирования всех элементов ОБ. [39]
Структурная схема одного такого микропроцессора К580ВМ8А изображена на рис. 4.3. МП содержит три основных функциональных блока: арифметико-логическое устройство ( АЛУ), утройство управления и набор регистров. Кроме того, в состав МП входят схема инкрементатора-декрементатора ( 1) и буферные каскады. МП имеет три шины: адресов, данных и управления. Каждая из шин содержит соответственно 16, 8 и 10 линий. Темп работы МП задают внешние сигналы TJ и т2, представляющие две последовательности несовпадающих во времени импульсов. Буферные каскады могут отключать шину данных и адресов от микропроцессора в режиме прямого доступа к памяти. [40]
Блок регистров состояния и управления состоит из 16-разрядных регистров: слово состояния ( РСС), слово управления ( РСУ), слово с восьмью признаками для набора 80-разрядных регистров, указатели адреса команды и адреса данных. Слово состояния включает признак занятости, коды условий, указатель стека, а также следующие признаки особых ситуаций: недействительная операция - IE, ненормализованный операнд - DE, деление на нуль - ZE, переполнение - ОЕ, антипереполнение - UE, точность - РЕ. Микропроцессор К1810ВМ87 имеет эффективные аппаратурно-программные средства защиты от этих ошибок. Слово управления имеет разряды маскирования особых ситуаций и разряды управления. Разряды управления задают точность вычислений. Управление точностью позволяет выбрать один из четырех способов округления: к ближайшему числу, вниз ( в направлении - оо) или вверх ( в направлении - t - оо), в направлении нуля. [41]
Совмещение действий внутри циклов и самих циклов возможно тогда, когда выполнение каждого основного этапа реализации команды обеспечивается отдельным функциональным узлом или блоком, а местная память выполнена в виде набора регистров общего назначения. Такая возможность имеется, например, в машине ЕС-1050, центральное устройство управления которой выполнено по схеме, близкой к схеме рис. 7.1, при выделении в каждом блоке ЦУУ достаточного количества функционально независимых узлов; практически обеспечивается совмещение действий по выполнению трех последовательных команд. [42]
Интерфейс И4 содержит три функциональных независимых блока, два программно доступных регистра ( команд, адрес 177170; данных, адрес 177172), буфер данных емкостью 128 байт ( один сектор диска), набор регистров управления ГМД. Обращение к буферу, а также к другим регистрам контроллера осуществляется через регистр данных. Системный загрузчик реализован на двух ПЗУ К155РЕЗ, в которых находится программа начальной загрузки с гибких дисков. [43]
В нем аппаратно реализованы также команды условного перехода. Набор регистров GPR имеет 2 регистра указателя стека R6ISP), что обеспечивает работу CPU в двух режимах: ядра и пользователя. Состав чипа предусматривает выполнение в нем всех арифметических и логических операций, пересылку данных и адресов в пределах, не требующих диспетчера памяти. [44]
Для работы в системном режиме в диспетчере памяти предусмотрен еще один набор регистров смещения и описания страницы. Выбор нужного набора регистров выполняет диспетчер памяти в зависимости от кода, установленного в разрядах 14 и 15 ССП. Таким образом, системная программа также может быть разбита на страницы и размещена в любом месте памяти. [45]
Страницы: 1 2 3 4