Наличие - инвертор
Cтраница 1
 |
Схемы ячеек комплекса Тропа. а - 1МДЗ. б - 1МД2. в - 1МДЗ. г - 1МД4. о - 1МД5. г - 1МД6. [1] |
Наличие инвертора в схеме ячейки Д обусловливает инвертирование выходного сигнала с одновременным его усилением. [2]
Кроме того, ЭЭУ и ЭЭС обеспечивают высокое качество БЬ1рабатываемой энергии. Наличие инверторов и стабилизаторов обеспечивает поддержание напряжения и частоты. [3]
 |
Управление штеккерным запоминающим устройством. [4] |
СЗ и С4 закрыты и на С5 отсутствует управляющий потенциал. Ввиду наличия потенциального инвертора И на вход С6 подан управляющий потенциал; С6 открыты и импульсы сдвига ГИС через С6 проходят на шину СдвЭЗЧ, обеспечивая передачу числа с электронного запоминания. [5]
Из этих соотношений следует, что входное сопротивление инвертора, нагруженного емкостью, имеет индуктивный характер; входное сопротивление инвертора, нагруженного на индуктивность, - емкостный. При наличии инверторов параллельные контуры в шунтирующих ветвях фильтров ведут себя как последовательные контуры в продольных ветвях и наоборот. [6]
 |
Типичная схема включе-ния элементов И2Л для реализации логических функций И-НЕ и ИЛИ-НЕ. [7] |
Для выполнения функций И-НЕ используются коллекторные выходы в качестве независимых входов И для последующих Логических элементов. При этом наличие многоколлекторного инвертора позволяет осуществить логическую развязку без дополнительных элементов. [8]
На рис. 108, г приведена функциональная схема, а на рис. 108, д - условное обозначение D-триггера на основе одноступенчатого RST-триггера. Особенность триггера - наличие инвертора на входе, что исключает какие-либо запрещенные состояния на входах и позволяет управлять работой по одному информационному входу. Запись информации происходит таким образом. [9]
 |
Синхронный Я5 - триггер. [10] |
При С1 производится запись информации в триггер первой ступени. В это время триггер второй ступени заблокирован нулевым уровнем сигнала на его С-входе благодаря наличию инвертора, через который тактовый сигнал поступает на вход второй ступени. При С0 первая ступень блокируется, а вторая открывается. Информация переписывается из первой ступени во вторую и появляется на выходе триггера. [11]
На рис. 4.33 изображена схема мультиплексора на восемь входов, управляемого трехэлементным кодом. Работа этого узла бто-бражается табл. 4.9. Каждый набор переменных xt, хг, Хз обеспечивает подключение к выходу соответствующего входа. Наличие инвертора, имеющего выход F, не обязательно, если фаза коммутируемых сигналов не имеет значения. Мультиплексор может быть реализован и на элементах И - ИЛИ - НЕ. [12]
Микросхемы представляют собой шинный формирователь ( 4-каналыный коммутатор) с инверсией и предназначены для управления магистралями ( шинами) в цифровых вычислительных устройствах. Имеют в каждом канале 1 шину только для приема информации, 1 шину только для выдачи информации и 1 двунаправленную шину для приема и выдачи информации и обеспечивают подключение машинных слов длиной по 4 разряда по одному из двух направлений. Отличаются от К589АП16 наличием инверторов, изменяющих значение информации на противоположное. [13]
Микросхемы представляют собой шинный формирователь ( 4-канальный коммутатор) с инверсией и предназначены для управления магистралями ( шинами) в цифровых вычислительных устройствах. Имеют в каждом канале 1 шину только для приема информации, 1 шину только для выдачи информации и 1 двунаправленную шину для приема и выдачи информации и обеспечивают подключение машинных слов длиной по 4 разряда по одному из двух направлений. Отличаются от К585АП16 и КН585АП16 наличием инверторов, изменяющих значение информации на противоположное. [14]
Коммутационная схема разрабатывается для машинных переменных с учетом ориентировки на конкретную АВМ. Поэтому коммутационная схема, представленная на рис. 8.13, б), отражает особенности включения блоков этой машины. Блоки перемножения машины МН-7 осуществляют операцию умножения, лишь если перемножаемые переменные поступают на блок и в прямом, и в инверсном виде. Этим объясняется наличие дополнительных инверторов в коммутационной схеме. На коммутационной схеме проставлены номера операционных блоков, предполагаемых к использованию, и номера входов этих блоков. Коэффициенты передачи интеграторов 5 и б не определены. Величина коэффициента передачи J3 должна быть такой, чтобы обеспечить согласование масштабов переменных y ( t) и г / 2 ( О с масштабами выходных переменных блоков перемножения. Потребность согласования вызвана необходимостью компенсации схемного масштаба 0 01 блоков перемножения. [15]
Страницы: 1