Напряжение - логическая единица
Cтраница 1
 |
Элемент ИЛИ-НЕ типа КМОП.| Элемент И-НЕ типа КМОП. [1] |
Напряжение логической единицы зависит от выбранного напряжения питания. При переключении этой схемы ее выходное напряжение изменяется симметрично относительно уровня половины напряжения питания. С увеличением напряжения питания увеличивается также и запас помехоустойчивости. Если VDD 5 В, достигается совместимость с уровнями ТТЛ. При этом один элемент КМОП может управлять, как правило, одним стандартным элементом ТТЛ. [2]
 |
Программная карта. [3] |
Напряжение логической единицы должно быть не менее 11 5 В при номинальном напряжении входа 12 и 24 В, 93 В - при ПО В, 187 В - при 220 В. [4]
 |
Логические ИМС на комплементарных транзисторах КМОПТЛ с параллельным ( а и последовательным ( б включением логических транзисторов. [5] |
Если подать на вход хг напряжение логической единицы, то транзистор VTI отпирается, а транзистор VT2 ( с каналом противоположной полярности) запирается. [6]
 |
Быстродействующий АИП асинхронного типа. а - функциональная схема. б - временные диаграммы. [7] |
При включении схемы на выходе компаратора 1 появляется напряжение логической единицы ( рис. 29, б), которое поступает в диагональ питания моста. Напряжения в плечах аб и аг ( рис. 29, а) за счет переходных процессов, обусловленных емкостями Сп, возрастают за время с ( i - число переключений) соответственно до значений иь ulf ( г) и ыс и / ( т), где ug - напряжение на входе 3; f ( т) - функция, описывающая переходный процесс; и - напряжение в плече аг в установившемся режиме. [8]
Время задержки включения ад - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения логической единицы к напряжению логического нуля, измеренный на уровне 0 1 или на заданных значениях напряжения. [9]
Для обеспечения надежной работы бесконтактных систем вводятся значения максимально допустимого напряжения логического нуля ( помехи) С / 0 и минимально допустимого ( напряжения логической единицы Ut. Диапазон изменения сигнала от UQ до Ui называется запрещенной зоной, в которой не обеспечивается для всех образцов элементов однозначное соответствие состояния выхода входному сигналу. [10]
Время задержки выключения te - интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения логического нуля к напряжению логической единицы, измеренный на уровне 0 9 или на заданных значениях напряжения. [11]
Время перехода интегральной микросхемы из состояния логической единицы в состояние логического нуля tl - - интервал времени, в течение которого напряжение на выходе микросхемы переходит от напряжения логической единицы к напряжению логического нуля, измеренный на уровнях 0 1 и 0 9 или на заданных значениях напряжения. [12]
Время перехода микросхемы из состояния логического нуля в состояние логической единицы Л1 - интервал времени, в течение которого напряжение на выходе микросхемы переходит от напряжения логического нуля к напряжению логической единицы, измеренный на уровнях 0 1 и 0 9 или на заданных значениях напряжения. [13]
А, то микропроцессор переходит в состояние ожидания ( Twait) или в состояние останова ( Thlt) соответственно. Если на входе RDY напряжение логической единицы, микропроцессор переходит в такт ТЗ. [14]
 |
Упрощенная схема логического элемента 2И - НЕ ( КМОП. [15] |
Страницы: 1 2