Максимальное входное напряжение

Cтраница 2

Напряжение между катодом и сеткой ug определяется, алгебраической суммой постоянного по величине напряжения смещения исм и входного напряжения ывх - Напряжение смещения выбирается таким, чтобы при максимальном входном напряжении потенциал сетки относительно катода оставался отрицательным. В схеме каскада, показанной выше на рис. 3.9, необходимое начальное отрицательное смещение на сетке получают за счет протекания анодного тока гао по резистору RK, включенному в цепь катода лампы. [16]

Из тех же выражений ( 23 - 6) ясно, что максимальный ток ( по которому подбирают регулирующий элемент) имеет место при холостом ходе стабилизатора и максимальном входном напряжении. [17]

Быструю фронтовую логику нельзя запускать медленными сигналами ( например, от узлов с медленной логикой. [18]

Можно управлять LS ТТЛ-элементами непосредственно от высоковольтной КМОП-логики, поскольку там нет диодов, защищающих входы, и входное напряжение пробоя обычно превышает 10 В; однако в соответствии с техническими условиями на LS ( абсолютное максимальное входное напряжение 7 В) необходимо использовать преобразователь уровней. [19]

Структурная схема стабилизатора компенсационного типа. [20]

Коэффициент сглаживания пульсации, дБ, - отношение амплитудного значения пульсаций входного напряжения AUBx к амплитудному значению пульсаций выходного напряжения: Kcr20 lg ( AUBX / Ди ых) Кроме того, для расчета схем включения интегральных стабилизаторов требуется знать уровень мощности, рассеиваемой прибором, Ррас, максимальное входное напряжение и диапазон регулируемых напряжений ДиВЫх. Важной характеристикой стабилизатора является его быстродействие, соответствующее скорости отработки скачков входного напряжения и токов нагрузки. Интегральная технология позволяет создавать различные стабилизирующие устройства - от простейших параметрических стабилизаторов, в качестве которых используется один из переходов интегрального транзистора, до схем стабилизаторов компенсационного и импульсного типов. Структурная схема стабилизатора приведена на рис. 5.168. Усилитель ошибки ( обычно один из видов ОУ с коэффициентом около 1000) усиливает разность потенциалов опорного элемента и средней точки делителя. Делитель напряжения и регулирующий элемент включены в цепь ООС усилителя. Ввиду того что коэффициент усиления большой, можно считать, что напряжение на выходе стабилизатора пропорционально коэффициенту передачи делителя и уровню опорного напряжения: UBbixUon ( Ri - t - R2) / R2, где U0n - напряжение опорного элемента. [21]

Структурная схема стабилизатора компенсационного типа. [22]

Напряжение между катодом и сеткой ug определяется алгебраической суммой постоянного по величине напряжения смещения ысм и входного напряжения ивх. Напряжение смещения выбирается таким, чтобы при максимальном входном напряжении потенциал сетки относительно катода оставался отрицательным. В схеме каскада, показанной выше на рис. 3.9, необходимое начальное отрицательное смещение на сетке получают за счет протекания анодного тока га0 по резистору JRK, включенному в цепь катода лампы. [24]

Структурная схема стабилизатора компенсационного типа. [25]

Коэффициент сглаживания пульсации, дБ, - отношение амплитудного значения пульсаций входного напряжения Дивх к амплитудному значению пульсаций выходного напряжения: Ксг 20 lg ( AUr. ДиВЫх), Кроме того, для расчета схем включения интегральных стабилизаторов требуется знать уровень мощности, рассеиваемой прибором, Ррас, максимальное входное напряжение и диапазон регулируемых напряжений Дивых. Важной характеристикой стабилизатора является его быстродействие, соответствующее скорости отработки скачков входного напряжения и токов нагрузки. Интегральная технология позволяет создавать различные стабилизирующие устройства - от простейших параметрических стабилизаторов, в качестве которых используется один из переходов интегрального транзистора, до схем стабилизаторов компенсационного и импульсного типов. Структурная схема стабилизатора приведена на рис. 5.168. Усилитель ошибки ( обычно один из видов ОУ с коэффициентом около 1000) усиливает разность потенциалов опорного элемента и средней точки делителя. Делитель напряжения и регулирующий элемент включены в цепь ООС усилителя. Ввиду того что коэффициент усиления большой, можно считать, что напряжение на выходе стабилизатора пропорционально коэффициенту передачи делителя и уровню опорного напряжения: UuuxU0n ( Ri-i - R2) / R2, где U0n - напряжение опорного элемента. [26]

Здесь диод включен в качестве параллельного детектора, который принципиально почти ничем не отличается от обычного выпрямителя. Для его работы существенное значение имеет соотношение резисторов R и г: если значение R значительно меньше г, то конденсатор заряжается приблизительно до максимального входного напряжения, которое и показывает прибор; если же, наоборот, резистор R значительно больше г, то прибор измеряет среднее значение. Так как действующее значение несинусоидальных напряжений всегда лежит между средним и максимальным значениями, то соответствующим выбором резисторов, а именно когда R ( 3 5 - н4) RL, можно получить показания, приблизительно пропорциональные действующим значениям. [27]

Схема емкостного делителя напряжения.| Схема автотрансформаторного делителя напряжения. [28]

В многопредельных делителях допускается присвоение различных классов разным коэффициентам деления. Наиболее распространенные, выпускаемые серийно, делители напряжения имеют класс точности от 0 001 до 0 2; коэффициенты деления - 10: 1, 100: 1, 1000: 1, 10 000; 1 с полным сопротивлением делителя от 100 кОм до ЮМОм, максимальным входным напряжением 1000 В. [29]

Затем проверим чувствительность усилителя, которая на частоте 1 кГц составляет 2 мВ при 300 мВ на выходе. На принципиальной схеме для ориентации приведены значения переменных напряжений сигнала, полученные на макете. Максимальное входное напряжение - 12 мВ, что соответствует выходному напряжению 1 8 В. [30]

Страницы: 1 2 3