Обмотка - запрет
Cтраница 3
Сигнал / 4, поступая в обмотку швх, создает положительную записывающую напряженность. Сигнал В, поступая в обмотку запрета шзпр, создает отрицательную напряженность. [31]
 |
Способы прошивки сердечников ЗУ ( а матрица ЗУ с совпадением токов ( б. [32] |
Общая емкость такого трехмерного ЗУ тогда составляет NxM2 бит или М2 W-разрядных слов. Каждая матрица ЗУ на рис. 8.17 имеет обмотку запрета записи единицы и обмотку считывания, которые прошивают все сердечники матрицы. Следовательно, каждый сердечник в данном случае прошивает четыре провода. [33]
В нашем примере динамического три - у сердечнике ггера используется один сердечник с четырьмя обмотками, не считая тактовой обмотки. Одна обмотка представляет собой единичный вход, вторая обмотка ( обмотка запрета) - нулевой вход, третья обмотка - обратную связь от выходной обмотки, являющейся четвертой обмоткой сердечника. Если требуется установить триггер в состояние 1, то подается импульс на единичный вход; если требуется установить триггер в состояние О, то подается импульс на нулевой вход. [34]
Регистр, с которого вводится число на вход реверсивного дешифратора, на рис. 5 - 8 не показан. Число из входного регистра вводится по обмоткам записи wa и обмоткам запрета w3np на переключателях С5 - С8, С9 - С12 аналогично тому, как это делается в предыдущей схеме. Затем по обмоткам считывания wi4 запускаются одновременно два формирователя на транзисторах Т1 и 72, формируя импульс тока / х в цепи считывания первого дешифратора. Импульс тока 1г переключается с помощью МПТ на С5 - С8, С9 - С / 2 и диодной матрицы Д1 - Д16 на нагрузку г /, номер которой определяется значением входного числа. Таким образом, на нагрузке zt создается импульс тока условно положительной полярности. [35]
Если триггер регистра числа данного разряда находится в нулевом состоянии, то сигналом с нулевого выхода он открывает конъюнктор запрета соответствующего разряда. Импульс запрета проходит через конъюнктор, усиливается усилителем запрета и подается в обмотку запрета записи 1 матрицы данного разряда. Полуток запрета записи 1 компенсирует действие одного из полу токов записи. [36]
Таким образом на одной матрице могут храниться одноименные разряды всех N слов. Матрица имеет горизонтальные шины X и вертикальные Y для возбуждения сердечников, обмотку запрета записи 1 и выходную обмотку считывания. Шины X и У являются координатными обмотками. [37]
 |
Ферродиодные элементы. [38] |
На рис. 4 - 2 6 приведена схема так называемого одновременного запрета. Работа элемента запрет основана на том, что одновременно с подачей во входную обмотку w импульса тока записи ( Л) в обмотку запрета w2 подается сигнал В, представляющий собой импульс тока той же величины, но обратной полярности. [39]
В связи с указанными обстоятельствами при построении схем на ферритах приходится пользоваться двумя типами элементов ( G и Н), отличающимися друг от друга длительностью выходного сигнала. В элементе типа G выходной сигнал служит для управления обмоткой возбуждения; в элементе типа Н выходной сигнал, имеющий большую длительность, чем в элементе типа G, служит для управления обмоткой запрета. В функциональном отношении элементы G и Н идентичны. [40]
При емкости ЗУ в N чисел, внутри рамки имеется ] AV проводов в каждом из направлений. В узлах сетки располагаются ферромагнитные сердечники. Обмотка запрета проходит последовательно через все сердечники матрицы. [41]
 |
Стробирование при считывании сигналов, обеспечивающее максимальное отношение сигнала к помехе. [42] |
Как видно из анализа работы трехмерного ЗУ, запоминающие сердечники выполняют не только функцию хранения информации, но и простейшие логические операции. Так, в режиме записи запоминающий элемент реализует логическую операцию конъюнкции двух адресных полутоков. Иначе говоря, функции обмоток запрета и считывания могут выполняться одной обмоткой. Практически, однако, в трехмерных ЗУ редко используют общие шины записи-считывания. Если все же общая шина используется, то к ней должны быть подключены формирователь тока запрета и усилитель считывания. При этом довольно мощный импульс запрета попадает на вход усилителя считывания, после чего требуется некоторое время для восстановления чувствительности усилителя, что, естественно, снижает быстродействие памяти. [43]
 |
Логическая схема И на ФТЯ. [44] |
Чтобы пояснить последнее преимущество схемы рис. 10.9, рассмотрим простейшую схему запрета НЕ на одной ячейке ( рис. 10.10 й), реализующую логическую операцию РА-В. Сигнал А, поступая в обмотку ш) вх, создает положительную, записывающую напряженность. Сигнал В, поступая в обмотку запрета шзп, создает отрицательную напряженность. Оба сигнала поступают в первый такт. Если В 0, каждому сигналу Л1 соответствуют запись 1 в первом и появление импульса в нагрузке во втором такте. Если В, записи в сердечник произойти не должно. Очевидно, что для надежного запрета импульс В должен начинаться раньше и кончаться позднее импульса А, превосходя импульс А по амплитуде. [45]
Страницы: 1 2 3 4 5