Обмотки - считывание
Cтраница 2
В ОЗУ с прямой выборкой разрядные обмотки считывания и з; писи проходят через N сердечников в каждом разряде. [16]
Следовательно, в каждой матрице содержится по 64 обмотки считывания и записи для каждого из 64 горизонтальных рядов и по 16 обмоток считывания и записи для каждого из 16 вертикальных рядов. Обмотки считывания и записи сердечников, лежащих на одной горизонтали во всех матрицах, соединяются последовательно и образуют по 64 адресные горизонтальные шины считывания и записи. [17]
 |
Логическая схема ИЛИ с общей цепью связи. [18] |
Отметим, что и на последующих логических схемах цепи и обмотки считывания не изображены. Это сделано для упрощения начертания и удобства рассмотрения. [19]
Запоминающий массив имеет горизонтальные шины X, вертикальные шины У и обмотки считывания. В точках взаимных пересечений шин располагаются ферри-товые сердечники. Весь массив разбит на секции по количеству разрядов запоминаемых слов. Каждая обмотка считывания охватывает все сердечники одной разрядной секции. В соответствии с числом разрядных секций шины Y разделены на группы, каждая из которых имеет свою независимую систему возбудителей. [20]
 |
Регистр сдвига.| Магнитно-транзисторный логический элемент. [21] |
При этом поток ложной информации в обратном направлении устраняется подачей блокирующих импульсов тока в обмотки считывания или в специальные обмотки. Например, при считывании с магнитопровода / / сигнала 1 в его обмотке управления наводится ЭДС такой полярности, которая соответствует проводящему направлению диода Д [ и вызывает протекание тока по цепи связи, перемагничивая магнитопровод / в положительном направлении. [22]
 |
Принципиальная схема усилителя считывания запоминающего устройства. [23] |
На входе имеются два трансформатора Tpi и Тр %, к первичным обмоткам которых присоединяются обмотки считывания. Рабочие точки дифференциальных усилителей устанавливаются с помощью резисторов Ria-Ris - Отрицатечьная обратная связь осуществляется через резисторы Rg-R Z. Выпрямленные с помощью диодов Д2 - Д 5 сигналы подаются на вход эмиттерного повторителя Г5, к которому присоединен также стробирующий каскад. Амплитудная дискриминация осуществляется с помощью стабилитронов Де-Да, открытых в прямом направлении, и регулируется сопротивлением. [24]
Ранее была рассмотрена цепочка связи между двумя ячейками, обеспечивающая прямое движение информации ( при отсутствии обратного), если в обмотки считывания шсч1 и гос. [25]
Характерной особенностью действия этой схемы является смещение информации с каждым тактом на одно реле, однако, при этом возникает то неудобство, что в обмотки считывания необходимо подавать импульсы, также смещенные каждый раз на один такт во времени; это требование усложняет и удорожает тактовую схему. [26]
Характерной особенностью действия этой схемы является смещение информации с каждым тактом на одно реле, однако, при этом возникает то неудобство, что в обмотки считывания необходимо подавать импульсы, также смещенные каждый раз на один такт во времени; это требование усложняет и удоро жает тактовую схему. [27]
Она представляет собой совокупность 1024 запоминающих ферритовых сердечников марки М2ВТ - 1К 1X0 7x0 35, конструктивно объединенных в одной рамке М-1, и имеет четыре независимые обмотки считывания и запрета. [28]
 |
Ферритовая память со считыванием и записью по совпадению токов. [29] |
Запоминающие сердечники пронизываются четырьмя или шестью обмотками ( проводами, шинами) в плоскости XY ( рис. 1): одна или две обмотки горизонт, выбора сердечников при считывании и записи; одна или две обмотки вертикального выбора сердечников; две обмотки считывания и записи, общие для всех сердечников плоскости XY. Каждый сердечник выполняет одновременно ф-ции схемы совпадения при считывании и записи и элемента запоминания. Сердечники плоскости XY образуют ЗУ на один разряд. [30]
Страницы: 1 2 3 4