Обработка - операнд
Cтраница 3
Но поскольку во время предварительной проверки доступности операнда, производимой в самом начале выполнения команды, могут быть установлены особые случаи по динамической переадресации, уже на начальном этапе выполнения команды на основе анализа состояния строки таблицы могут быть выявлены особые случаи по перекодировке сегментов или перекодировке страниц. Следовательно, если в начале выполнения команды имеется недействительная строка таблицы, то могут указываться и особые случаи по перекодировке сегментов или перекодировке страниц даже тогда, когда данная команда определила данную строку таблицы как действительную, и строка таблицы окажется действительной в том случае, когда команда будет выполнять побайтную обработку операндов. [31]
Большинство команд данного типа выполняется за один-два такта. В первом полутакте операнды через магистрали вызываются в БАЛ на обработку, во втором происходит запись результата. Одновременно с обработкой операндов в БАЛ вырабатывается признак результата ( см. табл. 8), который во втором полутакте помещается в РССП. [32]
 |
Структурная схема ЦПУ NCR / 32 - 000. [33] |
В ходе выборки содержимое управляющего регистра ЦПУ используется в качестве адреса ПЦЗУ микрокоманд для загрузки в регистр микрокоманд очередной микрокоманды. В процессе интерпретации микрокоманда декодируется с целью выработки управляющих сигналов и считывания операндов из регистрового запоминающего устройства. На этапе исполнения выполняется обработка операндов, выбранных из памяти при интерпретации микрокоманды, запись результата в регистровое запоминающее устройство и вывод его из МП по шине процессор - память. [34]
 |
Примеры перекрытия операндов в ОП. [35] |
По командам этой группы выполняются операции пересылки, сравнения, И, ИЛИ, исключающее ИЛИ формата SS с кодами операций Dl - D7 ( прил. Их особенностью является то, что операнды могут иметь длину от одного до 256 байт, начинаться с любого слова в ОП, и могут перекрываться в ней любым образом. Системные требования к зтим командам определяют обработку операндов последовательно байт за байтом. [36]
 |
Схема подключения устройств ввода - вывода, отображенных на память. [37] |
ВУ подключаются к линиям, которые управляют работой памяти. В этом случае процессор не отличает обраще-ние к ВУ от обращения к ячейке ОЗУ. Преимущество такого способа подключения ВУ заключается в том, что появляется возможность использования большого числа команд, предназначенных для обработки операндов из адресуемой области памяти. [38]
В общем случае результатом операции может быть не только результат арифметической или логической обработки операндов, но и установка признака результата и выработка сигнала прерывания. Ряд команд выполняется именно с целью установки признака результата или с целью вызвать прерывание. В процессоре ЭВМ ЕС-1033, в отличие от других машин, выработка признака результата и сигналов прерываний производится аппаратурно в процессе обработки операндов. [39]
Если операнды в ОП не перекрываются, то обработка по словам возможна всегда. Если операнды перекрываются, то возможность пословной обработки определяется видом перекрытия. Если А2 А1 ( рис. 89, а), где А1 и А2 - адреса первого и второго операндов, то обработка операндов по байтам и по словам дает одинаковые результаты и, следовательно, возможна обработка по словам. Если А1 А2, в случае А1 А2 4 ( рис. 89, б) также возможна обработка по словам, а в случае А2 Л / Л2 4 ( рис. 89, в) обработка по байтам и по сЛовам дает разные результаты, поэтому возможна обработка только по байтам. [40]
 |
Структурная схема арифметико-логического устройства ( АЛУ. [41] |
В зависимости от системы счисления различаются АЛУ для чисел с фиксированной запятой, с плавающей запятой и для десятичных чисел. АЛУ с фиксированной занятой подразделяются на АЛУ с дробными и АЛУ с целыми числами. По способу обработки операндов АЛУ подразделяются на последовательные, параллельные и параллельно-последовательные. По способу организации работы АЛУ можно подразделить на синхронные и асинхронные. В первых для выполнения операций выделено фиксированное время независимо от продолжительности операции, а во вторых начало каждой операции следует после окончания предыдущей. Естественно, асинхронные АЛУ более производительны, так как в синхронных АЛУ происходит потеря машинного времени, хотя конструкция их отличается простотой и экономичностью в эксплуатации. Асинхронные АЛУ сложнее и дороже синхронных. [42]
Интегральная схема KJ810BM88 представляет собой 16-битовый микропроцессор с 8-битовой внешней шиной данных. Он предназначен прежде всего для перевода аппаратных средств, построенных на базе МП К580ВМ80 и К580ВМ85, на программную среду МП К1810ВМ86 с целью повышения производительности этих средств. Микропроцессоры ВМ86 и ВМ88 имеют аналогичную архитектуру и одинаковую систему команд. В ВМ88 сохранены 16-битовые общие и сегментные регистры, АЛУ для обработки 16-битовых операндов, сумматор для вычисления 20-битового физического адреса и средства поддержки многопроцессорных систем. Различия между этими двумя МП состоят в изменении разрядности шины данных и соответствующих изменениях структуры и работы шинного интерфейса. [43]
Центральный вычислитель выполняет все необходимые арифметические и логические операции. Арифметические операции выполняются над числами с фиксированной и плавающей запятой и постоянным форматом. Логическая информация может иметь как фиксированную длину, так и переменную. Операнды рассматриваются как группы байтов, в каждом из которых размещается символ. Обработка операндов может производиться в регистрах ( при этом обработка ведется над содержимым всего регистра) и в памяти где обработка производится по принципу память - память ( когда операнды и результат остаются в памяти) последовательно байт за байтом. Над логической информацией выполняются операции пересылки, сравнения, перекодирования, проверки и установки разрядов и др. Знаковый разряд отсутствует. [44]
Страницы: 1 2 3