Cтраница 1
Округление произведения выполняется путем сдвига разрядов вправо ( отбрасывание младших разрядов), автоматического прибавления к младшему разряду кода 5 ( 0101) и автоматического-сдвига вправо еще на один разряд. Округление частного происходит аналогично, но вместо количества отбрасываемых разрядов программируется количество дробных разрядов. [1]
Для округления произведения длина сумматора частичных произведений обычно увеличивается на один разряд. После образования произведения к этому дополнительному разряду прибавляется единица. Если дополнительный разряд произведения был равен 0, то произведение в основных разрядах сумматора получается с недостатком. Если дополнительный разряд был равен I, то в результате переноса единицы из дополнительного разряда к основным разрядам сумматора добавляется единица и произведение получается с избытком. При этом максимальное значение ошибки произведения равно половине единицы младшего разряда. Математическое ожидание ошибки при условии равенства вероятностей нулей и единиц в каждом разряде отброшенной части произведения имеет нулевое значение. [2]
Для округления произведения длина сумматора частичных произведений обычно увеличивается на один разряд. Если дополнительный разряд произведения был равен 0, то произведение в основных разрядах сумматора получается с недостатком. [3]
Для округления произведения длина сумматора частичных произведений обычно увеличивается на один разряд. Если дополнительный разряд произведения был равен 0, то произведение в основных разрядах сумматора получается с недостатком. Если дополнительный разряд 5ыл равен 1, то в результате переноса 1 из дополнительного разряда к основным разрядам сумматора добавляется единица и произведение получается с избытком, при этом максимальное значение погрешности произведения равно половине 1 младшего фазфядд. [4]
Если параметры алгоритмов управления с прямыми связями или цифровых фильтров заключены в определенных диапазонах, округление произведений может привести к возникновению статической ошибки по выходной переменной. Величина этой ошибки оказывается кратной шагу квантования произведений. [5]
ЭКВМ Электроника-68, ДД автоматически выполняет с учетом знака числа операции сложения, вычитания, умножения, деления, округления произведений и частных до заданной точности - вычислений. [6]
Причина того, что уравнения ( 13.10 - 3) и ( 13.10 - 4) оказались удачными, а некоторые другие способы аппроксимации - нет, кроется в том, что ошибка в вычислении Ф ( t) ( вследствие ошибочных данных или даже просто численного округления произведения) не растет по величине на следующих этапах вычисления. [7]
Кроме обычного умножения и деления, ВП-3 может производить следующие виды работ: умножение с одновременным накоплением суммы произведений; деление с одновременным накоплением суммы частного; умножение на постоянный множитель; деление на постоянный делитель; попеременное умножение и деление, причем результат одного действия может быть использован для выполнения следующего; контроль правильности умножения и деления; округление произведения до нужного количества разрядов. [8]
Блок умножения представляет собой комбинационную схему, выполняющую умножение двух 8-разрядных чисел и одновременное округление результата. Округление произведения до 16 разрядов выполняется при установке триггера округления в 1, что осуществляется по фронту сигнала CLKX или CLKY при наличии на входе RND Округление напряжения высокого уровня. Результат умножения по фронту сигнала CLKP и при наличии сигнала STB Управление записью в регистр произведения записывается в 16-разрядный регистр произведения и через выходной буфер, управляемый сигналом ED Разрешение выдачи, выдается на выходную шину РО-Р15. При подаче на управляющий вход ED сигнала высокого уровня выходной буфер устанавливается в состояние Выключено. [9]
Блок умножения представляет собой комбинационную схему, выполняющую умножение двух 8-разрядных чисел и одновременное округление результата. Округление произведения до 16 разрядов выполняется при установке триггера округления в 1, что осуществляется по фронту сигнала CLKX или CLK. [10]
Блок умножения представляет собой комбинационную схему, выполняющую умножение двух 8-разрядных чисел и одновременное округление результата. Округление произведения до 16 разрядов выполняется при установке триггера округления в 1, что осуществляется по фронту сигнала CLKX или CLK. [11]
В результате сдвигов будут потеряны п младших разрядов произведений. Для округления произведения отводится дополнительный разряд, в котором сохраняется последний из сдвигаемых разрядов результата для прибавления к нему единицы. [12]
Источниками наследственных погрешностей являются погрешности Л; ( Пу) ( в частности, за счет квантования) отсчетов подынтегральной функции, хранящихся в ОЗУ. Источниками зарождающихся погрешностей процессора являются погрешности усечения при округлении произведений rf; ; и погрешность Дс. [13]
Множимое в сумматор передается тогда, когда очередной, сдвинутый, разряд множителя равен единице. В результате сдвигов будут потеряны п младших разрядов произведений. Для округления произведения отводится дополнительный разряд, в котором сохраняется последний из сдвигаемых разрядов. [14]
Полученное на машине произведение имеет 2 ( гг 1) разрядов. Из них в запоминающее устройство могут быть выведены лишь первые п 1 разрядов. Для уменьшения систематической ошибки предусмотрено округление произведения путем добавления единицы к старшему отбрасываемому разряду. [15]