Бит - паритет
Cтраница 1
 |
Прием данных в асинхронной передаче. [1] |
Бит паритета и стоповый бит ( ы) опрашиваются, как и биты данных, но стоповый бит ( ы) не передается в регистр сдвига. [2]
Бит паритета - бит регистра признаков, используемый для организации контроля передачи данных по четности или нечетности числа единиц в машинном слове. [3]
При соблюдении условия формирования бита паритета он автоматически следует за последним битом посылки. TF имеет низкий уровень, при записи лог. [4]
 |
Типичный 11-битный формат данных для асинхронной последовательной передачи. [5] |
Для асинхронного последовательного вывода интерфейс должен преобразовывать данные из параллельной формы в последовательную и вводить бит паритета, стартовый и стоповые биты. [6]
ИС обеспечивают по последовательному каналу скорости обмена при fT 4608 кГц 50, 75, 100, 150, 200, 300, 600, 1200, 2400, 4800, 9600, 19 200 бод; прием и выдачу посылки в форматах 5, 7 или 8 информационных бит; формирование и контроль бита паритета ( четности или нечетности), а также работу без бита паритета. ИС включают 4 регистра и 2 источника адресов векторов прерывания. Адреса регистров и векторов сменные по группам. [7]
В разряде 0 находится первый бит посылки, в разряде 7 - восьмой. При установленном контроле бита паритета он следует зя последним битом посылки. При формате 8 бит он анализируется микросхемой, но в буферный регистр не поступает. [8]
После приема сигнала Пуск и появления I в нулевом разряде регистра команды, контроллер включает прямое движение ленты, отсчитывает программно обеспеченную стартстоповую задержку и получает в режиме прямого доступа к памяти ЭВМ первый байт данных. В ЦПЭ подсчитывается циклическая сумма, бит поперечного паритета формируется аппаратно. Затем байт пересылается для записи в НМЛ. При этом содержимое-счетчика байтов уменьшается на 1, а регистр текущего адреса увеличивается на 1 и подается запрос на запись-следующего байта. Запись производится до обнуления счетчика байтов, после чего записываются результаты продольного и циклического контроля. Затем программна формируется межблочный промежуток, при этом НМЛ находится в режиме стирания. При выполнении команды записи контроллер следит за поперечным паритетом считываемой с ленты информации и фиксирует ошибки в регистре состояния. [9]
 |
БИС программируемого связного интерфейса 8251. [10] |
Буфер передатчика, который в режиме синхронной передачи выдвигает символ ( ы) SYNC и байты данных через контакт данных передатчика TxD. В режиме асинхронной передачи этот буфер вводит бит паритета, стартовый и столовый биты в каждый передаваемый байт данных. [11]
Значения кодируются в 6 - или 5-битными частями. Если плоттер использует 8-битовые данные, то по умолчанию назначаются 6-битовые части. Если операционная система определяет старший бит каждого символа в качестве бита паритета, то применяются 5-битные части. Число 7, следующее за командой РЕ, обозначает использование 5-битных частей. Каждое значение может иметь нулевые или дробные разряды. По умолчанию значения принимаются целыми, т.е. дробные разряды отсутствуют. Флаг, который следует за одним значением, устанавливает определенное количество дробных разрядов для последующих значений. [12]
Всего имеется 87 различных знаков, поэтому для их кодирования требуется 7 бит. В 8-разрядной микро - ЭВМ, которая рассматривается как базовая, остается свободным Г бит на слово. Этот бит используется для организации системы контроля передачи данных и называется битом паритета. Значение бита паритета ( бита контроля) ( 1 или 0) таково, что слово, включая контрольный бит, всегда должно содержать четное или нечетное число единиц, что оговаривается заранее. [13]
Одним из наиболее старых и, вероятно, наиболее простых спо-собой обнаружения ошибок является проверка паритета. Если паритет четный, то каждая группа передаваемого сообщения должна содержать четное число битов: например, если в группе должно быть 8 бит, а принято 7 или 9, то регистрируется ошибка. Байт состоит из 8 бит, 7 из которых кодируют передаваемый символ, а восьмой бит является битом паритета, поскольку в данной схеме обнаружения ошибок используется четный паритет. В этом случае посылается запрос на повторную передачу сообщения, в котором была обнаружена ошибка. Однако при такой схеме обнаружения ошибки в случае, когда при передаче произошла двойная ошибка и вместо 8 бит принято 6 или 10 бит, сообщение будет признано достоверным, поскольку паритет не нарушен. Поэтому даже если не обращать внимания на то, что метод проверки паритета довольно медленный, он еще и недостаточно надежен, так как основывается на предположении, что при передаче данных может произойти только одиночная ошибка. [14]
 |
Структурная схема КР 1801ВП1 - 035. [15] |
Страницы: 1 2