Бит - состояние
Cтраница 3
Это состояние имеет место, если во время обмена сигналами, связанного с выполнением команды СИГНАЛ ПРОЦЕССОРУ, в адресованном процессоре обнаруживается неисправность оборудования. Если произошла индикация этого состояния, то приказ не выполняется, и, поскольку сбой, возможно, повлиял на формирование других битов состояния, эти биты могут иметь неправильные значения. Условие прерывания от схем контроля на адресованном процессоре может не возникнуть. [31]
И, наконец, бит 7 контролирует состояние вывода 1NT микросхемы. Он представляет собой логическое ИЛИ всех разрешенных битов состояния прерывания. Следует отметить, что биты 3 - 6 регистра Состояние прерывания 2 не генерируют прерываний; они используются микропроцессором только для чтения в качестве битов состояния. [32]
 |
Наиболее часто используемые скорости последовательной передачи данных.| Одиннадцатибитовое слово данных, обыно используемое при скорости передачи данных ПО бод. [33] |
При проектировании большинства современных УАПП предполагается, что они будут подключаться к портам параллельного ввода-вывода микропроцессора. В УАПП имеется регистр состояния, в котором специальный бит устанавливается в определенное состояние, когда приемопередатчик примет слово данных, и устанавливается в другое состояние по завершении передачи слова данных. Передача последовательного сигнала с использованием УАПП требует хранения битов состояния в регистре состояния приемопередатчика. Напомним, что синхронизация приемопередатчика полностью не зависит от синхронизации микропроцессора. Следовательно, после того как микропроцессор поместил передаваемое слово данных в регистр передатчика, он не может знать, когда ему удастся загрузить в регистр передатчика следующее слово данных. Микропроцессор должен ждать до тех пор, пока приемопередатчик не установит определенное значение бита состояния; анализ бита состояния позволяет микропроцессору определить готовность приемопередатчика к загрузке в него нового слова. [34]
Регистр входных данных FCOP ( FDIR) представляет собой 16-разрядный стек FIFO глубиной в 4 слова и используется для передачи данных из DSP в FCOP. Данные из FDIR перемещаются в банк памяти данных FCOP для обработки фильтра. Для корректного выполнения операции данные должны быть записаны в FDIR только если установлен бит состояния FDIBE, показывающий, что FIFO пуст. Запись в FDIR очищает FDIBE. FDIR может быть записан со стороны ядра DSP56300 и ПДП. [35]
 |
EFCOP. регистры и базовые адреса. [36] |
Регистр выходных данных фильтра ( FDOR) - 24-разрядный регистр, предназначенный только для чтения. Используется для передачи данных из EFCOP в DSP. Результат обработки данных фильтром передается из FMAC в FDOR. Для корректности операции необходимо читать данные из FDOR только в том случае, если бит состояния FDOBF установлен, т.е., указывает на то, что FDOR содержит данные. Чтение из FDOR очищает бит FDOBF. FDOR доступен для чтения и ядру DSP56300, и контроллеру ПДП. [37]
Регистр входных данных фильтра ( FDIR) это 24-разрядный буфер FIFO ( глубиной в 4 слова), используемый для передач данных из DSP в EFCOP. До четырех выборок данных может быть записано в FDIR по одному и тому же адресу. Данные из FDIR передаются в FDM для выполнения фильтрации. Для корректности операции, необходимо записывать данные в FDIR только в том случае, если бит состояния FDIBE установлен, т.е., указывает, что буфер пуст. Запись в FDIR очищает бит FDIBE. FDIR доступен по записи и для ядра DSP56300, и для контроллера ПДП. [38]
 |
Программируемый логический контроллер в системе управления. [39] |
На третьем этапе CPU производит вычисление логических выражений, составляющих программу пользователя, используя в качестве аргументов состояние входных образов и внутренние переменные. Последние используются для обозначения режимов работы системы, а также отражают состояние программно-моделируемых таймеров и счетчиков. Результатом выполнения программы являются значения выходных переменных и новые значения внутренних переменных. Одновременно CPU управляет счетчиками, таймерами и обозначает новые режимы работы системы установкой или сбросом битов состояний в памяти. На четвертом этапе слово выходных воздействий выдается ( все разряды одновременно) из POI в порты вывода и поступает на входы адаптеров выходных сигналов. Далее цикл работы ПЛК воспроизводится снова. [40]
Поскольку несколько внешних устройств могут одновременно запрашивать прерывание, машина должна иметь возможность определять, каким именно устройством каждое прерывание вызвано. Это может быть сделано двумя способами. Простейшим методом является поллинг, который представляет собой процесс поочередного опроса внешних устройств, позволяющий установить наличие запроса на прерывание. Это осуществляется с помощью простой проверки регистра состояния каждого устройства системы. После того как будет обнаружено устройство, бит состояния которого указывает на необходимость выполнения каких-либо операций, производится переход к соответствующей подпрограмме обслуживания, как показано на примере программы 10.4. Программный опрос выполняется с помощью двух команд IN STATx и JMI DEVx. Важно отметить, что в этом примере во время выполнения подпрограммы обслуживания все остальные прерывания запрещаются, так как, если во время работы этой подпрограммы произойдет новое прерывание, адрес возврата будет потерян. Для того чтобы иметь возможность прерывания текущей подпрограммы обслуживания новым запросом без потери адреса возврата, последний можно занести в стек. Отметим также, что при прерывании необходимо запоминать состояние машины ( регистры, разряд переноса), так как прерывание может произойти в любом месте текущей программы и содержание регистров при этом не должно быть потеряно. [41]
 |
Система с однокристальной микро - ЭВМ, заменяющей собой множество логических. [42] |
Как было замечено, логические операции выполняются всегда над содержимым аккумулятора и каким-то другим словом из регистра или из памяти. По окончании логической операции результат загружается в аккумулятор. Если результат равен 0 или если его старший разряд равен 1, то производится установка в 1 соответствующего бита регистра состояния. Значение бита переноса от результата выполнения логических команд И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ не зависит. Это означает, что исходное содержимое аккумулятора и данного бита состояния теряются. [43]
Явное кодирование состояний разработчиком, как отмечено, рассматривается в рекомендациях фирмы Altera как вспомогательная опция. Биты кода состояний именуются и могут использоваться в качестве аргументов логических выражений логической секции. Кроме того, допустимо бит кода состояния использовать как выход проекта. В этом случае имя бита объявляется дважды - при декларации автомата и декларации порта. Интересно, что возможно определить число битов состояния, меньше необходимого для присвоения кода всем состояниям. В этом случае объявленные биты будут привязаны к коду состояния, остальные же произвольно доопределятся компилятором. [44]
 |
Наиболее часто используемые скорости последовательной передачи данных.| Одиннадцатибитовое слово данных, обыно используемое при скорости передачи данных ПО бод. [45] |
Страницы: 1 2 3 4