Бит - четность
Cтраница 3
Микросхема выполняет следующие функции: запись байта; считывание байта с инверсией или без инверсии; формирование бита четности; контроль информации на четность. [31]
К каждому байту исходных данных прибавляется бит четности и, кроме того, после каждых таких расширенных битом четности 256 байт добавляется специальный байт, также расширенный битом четности. [32]
Как видно из табл. 7.2, в число контролируемых разрядов включается и тот разряд, где расположен сам бит четности. При этом содержимое бита четности устанавливается так, чтобы суммарное число единиц в контролируемых им разрядах было четным. [33]
Микросхема выполняет следующие функции: двунаправленную передачу банта с инверсией или без инверсии; подтверждение передачи; формирование бита четности: контроль информации на четность. [34]
Каждый байт информации преобразуется в последовательность из 11 бит, причем первый, стартовый бит-нулевой, затем следует 8 информационных бит, бит четности и столовый бит единичного уровня. Структура блока информационных данных ( одной записи) определяется программой-драйвером; она принята в полном соответствии с шестнадцатеричным стандартным перфоленточным форматом фирмы Intel ( рис. 4.10 6), который состоит из байта двоеточия в коде КОИ-8, а затем в шестнадцатеричном упакованном формате - байтов длины записи, начального адреса записи, разделительного нуля, информации и контрольной суммы. Информация, размещенная до контрольной суммы, может содержать до 16 байт. [35]
Контроль за счет избыточности, при котором контрольная величина вычисляется для каждого слова данных в отдельности; например, каждое слово снабжается битом четности. [36]
 |
Схема четырехпроводной линии связи для RS - 232C. [37] |
Формат передаваемых данных показан на рис. 8.9. Собственно данные ( содержащие 5, 6, 7 или 8 бит) сопровождаются стартовым битом, битом четности и одним или двумя стоповыми битами. Получив стартовый бит, приемник выбирает из линии биты данных через определенные интервалы времени. [38]
В микросхеме К1800РП6 предусмотрена возможность контроля четности адреса и данных для каждого канала и выдачи ошибки четности на выводы ERA и ERB, В качестве битов четности адреса используются биты ААО, АВО. Возможен режим игнорирования контроля четности. Специфика схемы такова, что одновременное обращение к одинаковым адресам по каналам А и В является запрещенной комбинацией, которая может привести к сбою. Во избежание этого с помощью анализатора адресов сравниваются адреса обращения по каналам А и В и в случае их равенства выдается сигнал ERR. Установка триггеров ошибки регистров А и В и выходов ERA и ERB Ошибка четности в исходное состояние осуществляется сигналом RESET и RESETO Установка. [39]
К каждому байту исходных данных прибавляется бит четности и, кроме того, после каждых таких расширенных битом четности 256 байт добавляется специальный байт, также расширенный битом четности. [40]
Некоторые недобросовестные фирмы ( китайские, например), с целью повышения конкурентоспособности своих изделий в глазах неопытных покупателей, ставят в модули памяти специальный имитатор четности - микросхему-сумматор, выдающую при считывании ячейки всегда правильный бит четности. В этом случае никакого контроля нет, а лишь имитируется его выполнение. Надо сказать, что эта имитация иногда и полезна, так как существуют системные платы, требующие для своей корректной работы присутствия бита контроля четности. [41]
Микросхемы представляют собой многофункциональный 8-разрядный буферный регистр, предназначены для построения интерфейсных блоков процессоров, ЗУ, контроллеров внешних устройств и выполняют функции записи байта, считывание байта с инверсией или без инверсии, формирование бита четности и контроль информации на четность. [42]
Схему ТСМ можно реализовать с помощью сверточного кодера, где k текущих битов и К-1 предыдущих битов используются для получения nk p кодовых битов, где К - длина кодового ограничения кодера ( см. главу 7), а р - число битов четности. Этого можно достичь путем кодирования со степенью ld ( k 1) с последующим отображением групп из ( k 1) бит в набор из 2 1 сигналов. Аналогично на рис. 9.21, б показан набор сигналов с 4-ричной модуляцией PSK ( QPSK) до и после перекодирования кодом со степенью кодирования 2 / 3 в 8-ричные сигналы PSK. Подобным образом на рис. 9.21, в показаны некодированные 16-ричные сигналы QAM до и после перекодирования кодом со степенью кодирования 4 / 5 в 32-ричные сигналы QAM. В каждом из случаев, показанных на рис. 9.21, система сконфигурирована таким образом, чтобы до и после кодирования средняя мощность сигнала была одинаковой. Таким образом, М 2Л /; однако увеличение размера алфавита не приводит к увеличению требуемой ширины полосы частот. Напомним из раздела 9 7.2, что ширина полосы пропускания при неортогональной передаче сигнала не зависит от плотности точек сигналов в множестве; она зависит только от скорости передачи сигнала. [43]
Ошибочные контрольные биты в шестибитовых кодах не позволяют достигать оптимальной классификации как из-за пропуска ошибок, так и из-за исправления правильных битов. Бит четности общей суммы в коде Хэмминга ( 7, 4) частично устраняет подобные ошибочные исправления. Но и в этом случае прогнозирующая способность не достигает идеального уровня, что создает новые трудности. [44]
В микросхеме К1800РП6 предусмотрена возможность контроля четности адреса и данных для каждого канала и выдачи ошибки четности на выводы ERA и ERB. В качестве битов четности адреса используются биты ААО, АВО. Возможен режим игнорирования контроля четности. Специфика схемы такова, что одновременное обращение к одинаковым адресам по каналам А и В является запрещенной комбинацией, которая может привести к сбою. Во избежание этого с помощью анализатора адресов сравниваются адреса обращения по каналам А и В и в случае их равенства выдается сигнал ERR. Установка триггеров ошибки регистров А и В и выходов ERA и ERB Ошибка четности в исходное состояние осуществляется сигналом RESET и RESETO Установка. [45]
Страницы: 1 2 3 4