Управляющая бита - Большая Энциклопедия Нефти и Газа, статья, страница 2
Если бы у вас было все, где бы вы это держали? Законы Мерфи (еще...)

Управляющая бита

Cтраница 2


Эти два режима определяют распределение битов в PSW, использование имеющих постоянное назначение ячеек основной памяти для хранения кода прерывания и кода длины команды в случае некоторых классов прерываний, а также управление прерываниями ввода-вывода для каналов 0 - 5 и обработку бита обращения и бита модификации по команде прочитать ключ памяти ISK. Нужно также отметить, что регистрация событий в программе и динамическая переадресация могут задаваться только в режиме ЕС, поскольку соответствующие управляющие биты PSW обеспечиваются только в этом режиме.  [16]

Режимы управления определяют: назначение позиций в PSW, использование постоянно распределенных ячеек основной памяти для запоминания кода прерывания и кода длины команды при прерываниях некоторых классов, обработку прерываний ввода-вывода для каналов 0 - 5 и способ обработки битов обращения и изменения при выполнении команды ПРОЧИТАТЬ КЛЮЧ ПАМЯТИ. Кроме того, такие средства, как средства регистрации программных событий и средства динамической переадресации, могут использоваться только в режиме ЕС, поскольку соответствующие управляющие биты в PSW предусматриваются только в этом режиме.  [17]

Следует избегать установки недокументированных битов, поскольку последние версии Автокада могут их использовать. Если установленные для ввода правила не выполнены, то Автокод попросит повторить ввод. Управляющие биты воспринимаются теми функциями, для которых они имеют смысл.  [18]

К синхронизирующим битам относятся, например, стартовые и стоповые импульсы, применяемые при стартстопной работе. Контрольные биты-биты контроля на четность, если они входят в каждый символ как составная его часть. Управляющие биты используются в коде для указания того, каким является символ: буквенно-цифровым или управляющим.  [19]

К синхронизирующим битам относятся, например, стартовые и стоповые импульсы, применяемые при стартстопной работе. Контрольные биты - биты контроля на четность, если они входят в каждый символ как составная его-часть. Управляющие биты используются в коде для указания того, каким является символ: буквенно-цифровым или управляющим.  [20]

Работа SAI не может быть продолжена, когда DSP находится в состоянии останова, поскольку DSP не активизирует тактовый сигнал. Входящие последовательные данные будут проигнорированы. Пока DSP находится в состоянии останова, секции SAI будут оставаться в состоянии индивидуального сброса, а биты статуса регистров RCS и TCS будут сброшены. Управляющие биты в этом процессе не задействованы. Рекомендуется запретить работу SAI перед вхождением в состояние останова.  [21]

22 Типичный формат микрокоманды ( Используется в примере данной главы. [22]

При генерировании управляющих сигналов, которые редко встречаются в одном микроцикле, этот способ потребует большей длины микрокоманд, чем это необходимо в действительности. Ни в одном из микроциклов не выполняется более одной из этих семи функций. Если управляющие сигналы генерируются при помощи горизонтального микропрограммирования, следует отвести 7 бит. Так как в любой момент времени на выходе дешифратора действует только один активный сигнал, в микроцикле можно выполнить не более одной функции из данной группы Такое использование группы управляющих бит с разделением во времени называется вертикальным микропрограммированием.  [23]

Управляющие биты регистра определяют последовательный формат передачи данных, а биты статуса этого регистра используются программистом DSP для опроса статуса приемника. Также в регистре RCS находятся биты разрешения приема и прерываний. Когда DSP осуществляет чтение, содержимое этого регистра появляется в двух младших байтах 24-битового слова, остальные биты читаются как нули. Содержимое регистра сбрасывается во время аппаратного или программного сбросов. Если оба бита R0EN и R1EN сбрасываются, то работа секции приемника запрещается, и она переводится в состояние сброса. Такой индивидуальный сброс происходит в первом цикле команды после сброса указанных битов. Во время нахождения в состоянии останова или индивидуального сброса биты статуса регистра также сбрасываются. Останов или сброс не оказывают влияния на управляющие биты регистра RCS. Следует изменять содержимое управляющих битов регистра, пока секция приемника находится в состоянии сброса ( или запрещения работы), иначе результаты операции будут неверны.  [24]



Страницы:      1    2