Последовательное опрокидывание - триггер
Cтраница 1
Последовательное опрокидывание триггера F4 в исходное со-стояние выключает счетчик Z. Положительный перепад напряжения с выхода S12 инвертора поступает на вход дифференцирующей цепи и опрокидывает триггер F47 в исходное состояние. Положительный перепад напряжения с выхода UE инвертора N158 поступает на вход дифференцирующей цепи и опрокидывает триггер F22 в исходное состояние. [1]
Последовательное опрокидывание триггеров F3 и F4 в исходное состояние выключает счетчик Z. Одновременно импульс VLSI2 через схему К416 ( 7D), при G2 и G4L, поступает на вход схемы - К62 и переключает запоминающий контур вывода в исходное состояние. На выходе S12 инвертора N26 формируется сигнал 0 и закрывает схему КЗОО. [2]
Импульс VLS одиннадцатого разряда через схему К235 и дифференцирующую цепь обеспечивает последовательное опрокидывание триггеров Fl, F2 в исходное и F3 в рабочее состояние. [3]
Импульс VLS 3-го разряда через схему К235 опрокидывает триггер F1 счетчика Z в исходное состояние. Последовательное опрокидывание триггеров F1 и F2 в исходное и F3 в рабочее состояние соответствует записи цифры 4 ( 0100) в счетчике Z и управлению 4 - м разрядом регистра UE. Сдвиг цифровой информации в 4 - 12 - м разрядах происходит в последовательности, аналогичной сдвигу информации 2-го и 3-го разрядов. [4]
 |
Монтажная плата съемной программной кассеты. [5] |
Тактовые импульсы S через схемы И и соответствующие дифференцирующие цепи в каждом шаге каретки опрокидывают триггер F40 в рабочее или исходное состояние. Последовательное опрокидывание триггера F40 через дифференцирующие цепи обеспечивает опрокидывание триггера F41 в рабочее состояние. [6]
Импульс VLSI2 через дифференцирующую цепь опрокидывает триггер F3 в исходное состояние. Последовательное опрокидывание триггеров F3 и F4 в исходное, состояние выключает счетчик Z, после чего с выхода S12 инвертора N26 сигнал 0 поступает на вход и закрывает схему КЗОО. Положительный перепад напряжения с выхода схемы через дифференцирующую цепь, при MUL 0, опрокидывает триггер F24 в исходное состояние. [7]
В рабочем состоянии триггера F2 последовательное опрокидывание триггеров F3 и F4 в исходное состояние не выключает счетчика Z. Положение счетчика Z обеспечивает управление 2 - м разрядом. Во время цикла считывания цифра из 2-го разряда регистра MR перезаписывается в тетраду триггеров А. Во время цикла записи цифра младшего разряда произведения из тетрады Е перезаписывается во 2 - й разряд регистра MR. Сдвиг информации в 3 - 11 - м разрядах и переключение счетчика Z для управления 12 - м разрядом регистра MR происходит в обычной последовательности. [8]
Импульс VLSI2 с выхода инвертора N68 поступает на дифференцирующую цепь и обеспечивает опрокидывание триггера F3 в исходное состояние. На выходе Z4 триггера F3 формируется положительный перепад напряжения и через дифференцирующие цепи счетного входа опрокидывает триггер F4 в исходное состояние. Последовательное опрокидывание триггеров F3 и F4 в исходное состояние выключает счетчик Z. После выключения счетчика с выхода Z инвертора N25 сигнал L поступает на вход - схемы К42 и блокирует работу схемы синхронизации. Полный просчет счетчика Z при вводе и сдвиге информации составляет 50 мксХ24 - 1 2 мс. [9]
Во время цикла записи цифра старшего разряда произведения или 0 из тетрады Е перезаписывается в 12 - й разряд регистра MR. На выходе Е инвертора N120 формируется сигнал L. Одновременно импульс VLSI2 через схему К293 и дифференцирующие цепи опрокидывает триггеры F22 и F3 в исходное состояние. Последовательное опрокидывание триггеров F3 и F4 в исходное со -, стояние выключает счетчик Z. После выключения счетчика Z триггеры F24, F25 и триггеры F34, F38 тетрады Е остаются в рабочем состоянии. Тактовый импульс S через схемы КЗЗЗ и К365 опрокидывает триггеры F29 в рабочее и F34 - в исходное состояния. Следующий тактовый импульс S через схему К388 опрокидывает триггер F38 в исходное состояние. [10]
Во время второго цикла записи цифра 9 из тетрады А перезаписывается в 12 - й разряд регистра MR. В рабочем состоянии триггера F31 с выхода UBER инвертора N104 сигнал L поступает на вход и подготавливает для работы схему К. Импульс VLS 12-го разряда поступает на входы дифференцирующих цепей и опрокидывает триггеры F32 и F37 тетрады А в исходное состояние. Одновременно импульс t через схему К307 опрокидывает триггер F23 в исходное состояние. Положительный перепад напряжения с выхода VF триггера через схему К244 опрокидывает триггер F2 в рабочее состояние. В результате последовательное опрокидывание триггеров F3 и F4 в исходное состояние не выключает счетчика Z. На выходе VERSCH инвертора N61 формируется сигнал 0, который по коллекторному входу опрокидывает и блокирует триггер F23 в рабочем состоянии. [11]
Страницы: 1