Cтраница 4
Процессор ЕС2052 содержит: блок центрального управления; блок арифметических и логических операций; управление оперативной памятью; блок внешних связей; блок контроля и диагностики; блок таймера и блок прерываний; пульт управления. [46]
Состав комплекта поставки моделей ЕС ЭВМ первой очереди производства социалистических стран. [47] |
Процессор имеет в своем составе блок центрального управления, арифметическо-логический блок, блок десятичной арифметики и полей переменной длины, блок управления оперативной памятью, память ключей защиты, блок контроля и диагностики, блок прерываний, интервальный таймер, блок внешних сигналов связи, пульт управления и систему питания. [48]
Процессор является центральной частью модели и состоит из следующих блоков: центрального управления, арифметико-логического блока ( АЛБ); блока десятичной арифметики и полей переменной длины; управления оперативной памятью; устройства памяти ключей защиты; контроля и диагностики, блока прерываний; интервального таймера; блока внешних сигналов связи и пульта управления системой. [49]
Микросхемы представляют собой схему обмена информацией микропроцессорного комплекта ( автономный асинхронный 8-разрядный модуль обработки и коммутации информации) и предназначены для организации внутрипроцессорного и внепро-цессорного параллельного и последовательного обмена данными различной разрядности, кратной 8 бит, интерфейса процессора, каналов, построения блоков прерывания, использования в контроллерах периферийных устройств, управления ОЗУ. [50]
Процессор является центральной частью модели и состоит из следующих основных блоков: блока центрального управления, арифметико-логического блока ( АЛБ), блока десятичной арифметики и полей переменной длины, блока управления оперативными памятями, устройства памяти ключей защиты, блока контроля и диагностики, блока прерываний, интервального таймера, блока внешних сигналов связи и пульта управления системой. [51]
Процессор состоит из следующих основных блоков: блока центрального управления; арифметическо-логического блока ( АЛБ); блока десятичной арифметики и полей переменной длины ( АП); блока управления оперативной памятью; устройства памяти ключей защиты ( ПКЗ); блока контроля и диагностики ( КД); блока прерываний ( БП); интегрального таймера ( ТМ); блока внешних сигналов связи ( ВС); пульта управления системой ( ПУ); системы питания. [52]
Процессор состоит из следующих функциональных блоков: центрального управления ( БЦУ); арифметическо-логического ( АЛБ); блока десятичной арифметики и полей переменной длины ( АЦ); блока управления оперативной памятью ( БУ ОП); памяти ключей защиты ( ПКЗ); блока контроля и диагностики ( КД); блока прерываний ( БП); интервального таймера ( ТМ); блока внешних сигналов связи ( ВС); пульта управления ( ПУ); системы питания. [53]
Пульт управления содержит переключатели, кнопки, а также электронные схемы и средства индикации, обеспечивающие управление работой машины со стороны оператора, визуальный контроль состояния отдельных устройств и проведение профилактических мероприятий. Блок прерываний, функционально выделяемый практически во всех моделях, обеспечивает реализацию запросов на прерывания в соответствии с их приоритетами. [54]
Функциональная схема блока прерывания программ для случая запросов прерывания четырех устройств. [55] |
ДШСб формируется сигнал сброса t - ro триггера в регистре запросов прерывания. Блок прерываний программ вновь производит выработку сигнала ЗпПр и определяет запрос следующего по приоритету устройства. [56]
Блок выборки команд. [57] |
Вновь полученный адрес фиксируется в РАП, откуда выдается через блок управления памятью в ОП, а также в РССП [40-63], замещая прежний адрес участка программы. Адрес в РАП может вводиться из блока прерываний, а также от наборного регистра адреса пульта управления. [58]
Блок прерываний, функционально выделяемый практически во всех моделях ЭВМ Единой системы, обеспечивает реализацию запросов на прерывания в соответствии с их приоритетами. Отметим, что включение в состав центрального устройства управления блока прерываний характеризует машины Единой системы как машины третьего поколения. [59]
В режиме передачи информация должна быть записана из системной магистрали по адресу буферного регистра передатчика. Эта запись производится процессором либо по запросу, формируемому блоком прерывания, либо в режиме сканирования процессором регистра состояния передатчика, в котором устанавливается сигнал готовности, если буферный регистр передатчика пуст. По окончании записи информации в буферный регистр она параллельно переписывается в сдвиговый регистр и при отсутствии сигнала BSY Занято на выходе TF Выход передатчика через время, равное 1 / 16 длительности бита, появляется посылка, автоматически выдвигаемая из сдвигового регистра. [60]