Блок - управляющий регистр
Cтраница 1
Блок управляющих регистров ( БРУ) состоит из регистров, содержащих информацию о состоянии системы. Это 64-разрядный регистр слова - состояния программы ( РССП) и регистр адреса процессора ( РАП), через который в оперативную память системы поступают адреса команд и данных. Буферный регистр адреса хранит адрес выполняемой команды для ее автоматического повторения при сбоях. [1]
Блок управляющих регистров предназначен для временного хранения управляющей информации. [2]
Блок управляющих регистров объединяет запоминающие регистры, характеризующие состояние процессора в каждый момент времени. [3]
Блок управляющих регистров объединяет в себе множество запоминающих регистров, характеризующих состояние процессора в каждый момент времени. [4]
Блок управляющих регистров предназначен для временного хранения управляющей информации. [5]
Блок управляющих регистров ( БУР) предназначен для временного хранения управляющей информации. Он содержит регистры и счетчики, участвующие в управлении вычислительным процессом. [6]
Блок управляющих регистров предназначен для временного хранения управляющей информации. [7]
К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. Для повышения быстродействия и логических возможностей процессора и микропроцессора в их состав включают блок регистровой памяти ( местную память) небольшой емкости, но более высокого, чем ОП, быстродействия. Регистры этого блока ( или ячейки местной памяти) указываются в командах программы путем укороченной регистровой адресации и служат для хранения операндов, в качестве аккумуляторов ( регистров результата операций), базовых и индексных регистров, указателя стека. [8]
К блоку управляющих регистров следует также отнести управляющие триггеры, фиксирующие режимы работы процессора. [9]
 |
Упрощенная структурная схема процессора. [10] |
В состав процессора входят: арифметическое и логическое устройство, блок управляющих регистров, устройство управления и интерфейс процессора, обеспечивающий обмен информацией между процессором и оперативным запоминающим устройством и периферийными устройствами. [11]
В некоторых процессорах базовые и индексные регистры входят в состав блока управляющих регистров. [12]
 |
Упрощенная структурная схема процессора. [13] |
В состав процессора входят: арифметическое и логическое устройство /, блок управляющих регистров 2, устройство управления 3 и интерфейс процессора 4, обеспечивающие обмен информацией между процессором и оперативным запоминающим устройством и периферийными устройствами. [14]
 |
Упрощенная структурная схема процессора. [15] |
Страницы: 1 2