Блок - сумматор
Cтраница 1
 |
Структурная - схема блока преобразования данных. [1] |
Блок сумматора построен на основе шестнадцатиразрядной комбинационной схемы с последовательным переносом. Вычисления выполняются над двоичными числами с фиксированной запятой. [2]
 |
Обобщенная схема ЭВМ единой системы. [3] |
Примеры блоков: блок сумматора, блок регистров, блок местного управления операциями и др. Иногда блоки выделяются как самостоятельные конструктивные части. [4]
Переключатель совместной или раздельной работы блоков логических сумматоров находится на задней панели. Там же помещается разъем, соединяющий блок со всей схемой модели и разъем выходов разрядов, который дублирует разъем на передней панели. На лицевой панели блока управления и питания расположены переключатели управления, гнезда для ввода сигналов управления с ЦВМ и переключатель диапазона частот ГТИ. [5]
В режиме ручного управления на вход блока сумматора уставок и ограничений СУ О поступают сигналы от схем: пуска Я, форсирования тока возбуждения Ф, инвертирования напряжения возбуждения И, ограничения тока ротора ОТР, защиты от короткого замыкания ЗКЗ, датчиков тока ротора ДТР и схемы стабилизации тока ротора СТР. В режиме автоматического управления схема стабилизации тока отключается переключателем режимов работы S2 и на вход сумматора уставок поступает сигнал от блока автоматического регулирования возбуждения АРВ. [6]
Конструктивно модель выполнена в виде контейнера с тремя выдвижными блоками: двумя блоками логических сумматоров и третьим блоком - питания и управления. [7]
Модули магнитного сумматора имеют етыре гальванически развязанных входа, используется как в блоке сумматора, так и в других аналогичных блоках. [8]
В обоих случаях параметрическое возмущение приложено к блоку умножения в отличие от обычного возмущения, прикладываемого к блоку сумматора. [9]
Микросхема КМ1804ВУ5 содержит следующие функциональные блоки ( см. рис. 13.46): С А - счетчик адресов; РА - регистр адреса; СТ - стек; БС - блок сумматора; БА - буферные схемы адреса; КСА, КРА, КСТ, Км. [10]
Исключая схемы контроля и цепи управляющих сигналов, структурная схема АЛУ процессора ЕС-2050 может быть изображена, как показано в нижней части рис. 6.3. Основой операционной части являются сумматоры ( двоичный СМ и десятичный ДСМ) и логический коммутатор Л К в блоках арифметического сумматора БАС и цифровой десятичной арифметики БАЦ. В этих блоках имеется ряд регистров, из которых на схеме показаны: регистры результатов РР и РРБ, а в блоке БАЦ - еще два 64-разрядных входных регистра данных РВД1 и РВД2, два 8-разрядных входных регистра десятичного сумматора и логического коммутатора РСМ1 и РСМ2 и регистр десятичной коррекции РСМК. [11]
Состоит ПБУ из исполнительного механизма перемещения корректирующих масс на балансируемом роторе и электронной системы, которая служит для обработки сигнала, поступающего с датчика, в целях выявления информативных признаков, характеризующих дисбаланс, и состоит из четырех идентичных каналов, каждый из которых включает в себя: усилитель зарядов; блоки интегрирования; нелинейного и аналогоцифрово-го преобразования сигналов; синхронноследящий фильтр; блок сумматоров; микроЭВМ Электроника - бОМ; блок согласования выхода ЭВМ с исполнительным устройством; блок питания; электропривод, осуществляющий привод исполнительного устройства. [12]
Использование блок-схем для наглядного представления систем более выгодно для систем второго порядка, чем для систем первого порядка. Блоки сумматора, счетчика, интегратора, введенные в гл. [13]
Поступивший на вывод 14 сигнал с включенными замещениями усиливается усилителем-ограничителем VII и демодулируется частотным демодулятором VIII. Прошедший через шумоподавитель сигнал в блоке сумматора XIV складывается с сигналом цветности, поступающим на вывод 29, и приходит на блок фиксации уровня XV, в котором производится восстановление постоянной составляющей сигнала. [14]
Схема декодера линейного ( N, k) кода ( рис. 5.2) содержит k - разрядный сдвигающий регистр, ( N - k) полусумматоров ( сумматоров по модулю 2), схемы сравнения, анализатор и корректор ошибок. На регистре запоминаются информационные символы принятой кодовой последовательности, из которых в блоках сумматоров формируются проверочные символы. В результате сравнения формируемых на приемной стороне проверочных символов с принятыми проверочными символами анализатор ошибок определяет ошибочно принятые символы. [15]
Страницы: 1 2