Блок - сумматор - адрес
Cтраница 1
Блок сумматора адреса служит для формирования исполнительных адресов операндов по информации, содержащейся в коде команды. В предельном случае исполнительный адрес формируется путем сложения трех компонент: базового адреса, выбираемого из местной памяти, 12-разрядного кода смещения, содержащегося в коде команды, и индекса, или модификатора, выбираемого из местной памяти. Поэтому основу рассматриваемого блока при его выполнении в виде отдельной функциональной части составляет суммирующая схема, обеспечивающая сложение кодов трех чисел. Исполнительные адреса, формируемые в БСА, направляются в блок управления памятью либо непосредственно, либо через блок адреса результата. [1]
Блок сумматора адреса служит для формирования исполнительных адресов операндов по информации, содержащейся в коде команды. [2]
 |
Схема формирования исполнительного адреса. [3] |
Основной функцией блока сумматора адреса является формирование исполнительного адреса, по которому операнд для реализуемой на уровне Ч операции выбирается из оперативной памяти. В предельном случае при обработке инструкции формата RX исполнительный адрес образуется как сумма трех чисел: базы, или базового адреса, индекса и смещения. Базовый адрес и индекс представляют собой 24-разрядные двоичные числа, размещающиеся в РОН блока местной памяти. Смещение представляет собой 12-разрядное двоичное число, содержащееся в коде команды. Поэтому основными источниками информации для рассматриваемого блока являются РИ1 и РИ2 блока местной памяти и РКМ блока центрального управления. [4]
В блок центрального управления включены: блок выборки команд, блок сумматора адреса, регистр слова состояния программы, счетчик команд, блок микропрограммного управления, регистр команды и блок управления прерыванием. Блок центрального управления определяет очередность обрабатываемых в процессоре программ и служит для подготовки инструкций. Он возбуждает работу каналов и постоянно анализирует состояние процессора. [5]
 |
Общая схема блока центрального управления. [6] |
Из выходных информационных регистров РИ1 и РИ2 коды выдаются в блок сумматора адреса и блок выборки данных. [7]
Принципы формирования исполнительного адреса поясняются с помощью схемы, приведенной на рис. 7.15 и отражающей основной состав блока сумматора адреса. Основными узлами рассматриваемого блока являются: входной сумматор адреса ( СМА1) с регистрами переноса ( РП) и суммы ( PC), основной сумматор адреса ( СМА2) с выходным регистром исполнительного адреса ( РИА), группы вентилей. Схема, управляющая работой сумматоров, а также некоторые вспомогательные узлы на рисунке не показаны. [8]
Блок ЦУ предназначен для приема очередной команды из блока выборки команд, ее дешифрации, а также для обеспечения блоков сумматора адреса, регистровой памяти и выборки данных основными управляющими сигналами. [9]
Суммирование производится в блоке сумматора адреса, показанном на рис. 8.2 в упрощенном виде. [10]
 |
Общая схема блока адреса результата. [11] |
Регистр адреса результата уровня Т ( PAT) является своеобразным собирателем кодов адресов, направляемых в блок управления памятью для организации записи в ОП; при работе с каналами адрес записи из PAT выдается на шины адреса устройств ввода-вывода. При выполнении инструкций форматов RX и RS адрес в PAT вводится из регистра исполнительного адреса ( РИА) блока сумматора адреса, а при выполнении инструкций формата SS - из регистра РА блока центрального управления. Если запись в оперативную память производится с пульта управления, то адрес в PAT вводится из наборного регистра адреса ПУ. При прерываниях на PAT [17-20] передается информация из блока прерываний; эта информация при сбросе в нулевое состояние PAT 10 - 163 используется для формирования адреса записи старого ССП. [12]
Каждому уровню отвечают функционально независимые узлы и блоки ЦУУ. Так, первому уровню, или уровню К, отвечает в ЦУУ блок выборки команд, второму уровню, или уровню Ч - блок сумматора адреса, блок центрального управления и блок выборки данных, а третьему уровню, или уровню Т, - блок адреса результата совместно с АЛБ. [13]
На втором этапе реализации инструкции выполняются действия, относящиеся к формированию адреса первого операнда. В отличие от случая инструкции формата RX исполнительный адрес для оперативной памяти формируется только по кодам базы и смещения. Значение базы выбирается из местной памяти, а значение смещения - из соответствующих разрядов РКМ. Суммирование осуществляется в блоке сумматора адреса, показанном на рис. 8.3 в упрощенном виде. [14]
На третьем такте два старших байта команды передаются из РКМ в РКЧ, называемый выходным регистром команд блока центрального управления. Наличие двух регистров команд на уровне Ч позволяет начинать работу на уровнях Ч и Т одновременно, по одному и тому же сигналу синхронизации. Из регистра РКМ информация может выдаваться также в блок выборки данных и блок сумматора адреса. Из РКЧ информация передается, главным образом, в блок адреса результата. [15]
Страницы: 1 2