Блок - выполнение
Cтраница 1
Блок выполнения ДПФ - основной узел, реализующий алгоритм быстрого преобразования Фурье по основанию 2 с аппаратурной задержкой, равной размеру преобразуемого массива. [1]
Блоки выполнения вычислительных операций над многоразрядными десятичными числами содержат набор идентичных соответствующих вычислительных устройств, соединенных друг с другом шинами переноса десятков. При введении в вычислительную систему двух многоразрядных десятичных чисел, например двух слагаемых или уменьшаемого и вычитаемого, система выдает непосредственно на выход и в блок цифровой индикации результаты сложения или вычитания за один такт работы. [2]
Многофункциональное арифметическое устройство состоит из блока выполнения действий с фиксированной запятой, из блока обработки символьной информации переменной длины, включая десятичную арифметику, из блока выполнения действий с плавающей запятой и действий с удвоенной точностью. Несмотря на то, что схема работы арифметического устройства в различных моделях различна, результаты выполнения преобразований информации, специфицированные в командах, полностью совпадают. [3]
ПЗУ-ОЗУ с быстрым доступом, согласованное с временем цикла блока выполнения операций. Оперативная память процессора имеет: емкость-до 512 К слов или 1 Мбайт ( при этом длина слова составляет не менее 16 информационных битов, 1 бит контроля по четкости, 1 бит защиты); модули памяти - 16 или 32 К слов; время цикла - не более 1 мкс. [4]
УУ ( адреса возврата данных, считываемых из ОП в различные функциональные узлы УУ), отсутствует блок выполнения служебных команд / управления ветвями, переходов и др.), а блок ( таблица) преобразования виртуальных адресов в физические включен в обобщенный переход VII. Проектировщику предоставляется возможность по результатам имитационного моделирования принимать окончательное решение об объединении или о разделении реализуемых функций на одном или на нескольких функциональных блоках. Например, несколько функций УУ могут реализоваться последовательно на одном и том же микропроцессоре, если суммарное время их выполнения не превосходит пределов, установленных путем имитационного моделирования, исходя из заданной минимальной пропускной способности УУ. [5]
 |
Функциональная структура продукционной системы ( PS как системы программирования. [6] |
ПП и фактов; М - блок сопоставления условий ПП с фактами; Я - блок разрешения конфликтов; W - блок выполнения активного ПП. [7]
Многофункциональное арифметическое устройство состоит из блока выполнения действий с фиксированной запятой, из блока обработки символьной информации переменной длины, включая десятичную арифметику, из блока выполнения действий с плавающей запятой и действий с удвоенной точностью. Несмотря на то, что схема работы арифметического устройства в различных моделях различна, результаты выполнения преобразований информации, специфицированные в командах, полностью совпадают. [8]
Для выполнения арифметических операций над числами с плавающей запятой может использоваться специализированное арифметическое устройство, которое совместно с устройством выполнения операций над числами с фиксированной запятой может входить в состав блока выполнения арифметических операций. Другим решением является совмещение операций над числами с фиксированной и с плавающей запятой на одном арифметическом устройстве. [9]
В блочных АЛУ каждому виду операций отводится специальное устройство. Так, отдельно работают блоки выполнения логических операций, сложения, умножения и деления: выбор того или иного блока АЛУ зависит от кода операции. Для выполнения операций над числами с фиксированной запятой в состав универсальных АЛУ включают: регистры для ввода операндов; выходные логические схемы для преобразования кодов в зависимости от знака и сигналов ЦУУ, многоразрядный сумматор с дополнительными разрядами для сдвига информации в процессе работы; выходные логические схемы для обратного преобразования полученного результата и передачи его во второй регистр АЛУ, в ОП или в другие устройства процессора. Для работы в АЛУ используют универсальные регистры-преобразователи, сумматоры комбинационного или накапливающего типа. [10]
Физическая структура микропроцессора достаточно сложна. Ядро процессора содержит главный управляющий модуль и исполняющие модули - блоки выполнения операций над целочисленными данными. К локальным управляющим схемам относятся: блок плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC-инструкций во внутренний RISC-микрокод, регистры микропроцессорной памяти ( в МП типа VLIW до 256 регистров), регистры кэш-памяти 1-го уровня ( отдельно для данных и инструкций), шинный интерфейс и многое другое. [11]
В структуру центрального процессора могут быть введены дополнительные средства, необходимые для реализации конкретных задач пользователя. К таким средствам в первую очередь относятся: память микропрограмм ( до 16 кбайт), блоки выполнения операций с плавающей запятой и десятичной арифметикой, блок управления накопителями на сменных магнитных дисках типа ЕС-5052 ( до 4 НМД), интегральные адаптеры синхронной и асинхронной передачи данных. [12]
Исполняемые программы обрабатывают исполняемые наборы, при этом на каждый исполняемый набор отводится один такт. Программист или оптимизатор SC140 может увеличить число команд в исполняемом наборе, обеспечивая возможность двум или большему количеству блоков выполнения обрабатывать команды параллельно, в одном такте. [13]
Страницы: 1