Блок - выработка - сигнал - управление
Cтраница 1
 |
Структурная схема взаимодействия спецвычислителя и ЭВМ с использованием канала непосредственного обмена. [1] |
Блок выработки сигналов управления принимает синхронизирующие сигналы, команды управления от СВ и вырабатывает сигналы обращения ( код, адрес, приостановки) для чтения УСЛ из памяти СВ. Регистры адреса 1 и 2 хранят текущие адреса ячеек ОЗУ передаваемого массива. [2]
 |
Структурная схема взаимодействия спецвычислителя и ЭВМ с использованием канала непосредственного обмена. [3] |
В состав канала входят: блок выработки сигналов управления; регистр УСЛ; регистры адресов 1, 2 и регистр слова. [4]
 |
Структура команды Обращение к устройству. [5] |
По сигналу приостановки, вырабатываемому в блоке выработки сигналов управления и поступающему в блок приостановки СВ, считывается первое слово передаваемого блока по адресу AI и запоминается в регистре слова. Содержимое регистра адреса / изменяется на единицу. Блок выработки сигналов управления вторично вырабатывает сигнал приостановки, по которому осуществляется обращение к ОЗУ ЭВМ, и содержимое регистра слова по адресу А записывается в ячейку. Значение адресов А, А и счетчика УСЛ изменяется на единицу. [6]
 |
Ввод - вывод. [7] |
Дешифратор команды интерпретирует команду. Эта интерпретация реализуется блоком выработки сигналов управления. После того как в арифметическом устройстве будет получен результат, управляющие сигналы передают его опять в память. Далее управляющие сигналы передают в дешифратор команды следующую команду, и цикл повторяется. Когда в машину нужно ввести новые данные с помощью устройств ввода, блок выработки сигналов управления заставляет селектор ввода-вывода выбрать соответствующее устройство ввода. Этот блок выполняет аналогичную работу и в том случае, когда полученные результаты нужно вывести из памяти с помощью одного из устройств вывода. [8]
По сигналу приостановки, вырабатываемому в блоке выработки сигналов управления и поступающему в блок приостановки СВ, считывается первое слово передаваемого блока по адресу AI и запоминается в регистре слова. Содержимое регистра адреса / изменяется на единицу. Блок выработки сигналов управления вторично вырабатывает сигнал приостановки, по которому осуществляется обращение к ОЗУ ЭВМ, и содержимое регистра слова по адресу А записывается в ячейку. Значение адресов А, А и счетчика УСЛ изменяется на единицу. [9]
Если предположить, что команда уже передана из памяти в регистр команды, то фаза 1 включает в себя передачу первого аргумента из памяти в аккумулятор. В течение этой фазы дешифратор команды определяет адрес первого аргумента, заданный в команде, и блок выработки сигналов управления вырабатывает управляющие сигналы, под воздействием которых содержимое ячейки с этим адресом передается в аккумулятор. В течение фазы 2 второй аргумент передается в арифметическое устройство и выполняется заданная операция. Обе эти функции включаются в одну и ту же фазу, потому что часто выполнение операции осуществляется одновременно с поступлением второго аргумента в арифметическое устройство. В процессе выполнения этой фазы дешифратор команды определяет адрес второго аргумента и код операции, заданные в команде. Блок выработки сигналов управления в соответствии с этой информацией вырабатывает управляющие сигналы, которые настраивают арифметическое устройство а выполнение этой операции, а также сигналы, передающие второй аргумент в арифметическое устройство. Арифметическое устройство выполняет операцию, помещая результат в общем случае в аккумулятор. В течение фазы 3 содержимое аккумулятора передается в ячейку памяти, адрес которой задал в команде в качестве адреса результата. В течение фазы 4 определяется адрес следующей команды и старое содержимое регистра адреса заменяется этим адресом. Далее содержимое ячейки памяти, адрес которой зафиксирован в этом регистре, передается в регистр команды в качестве очередной подлежащей выполнению команды. [10]
 |
Дешифратор команды и блок выработки сигналов управления. [11] |
Устройство управления генерирует также сигналы, которые необходимы для выборки из памяти соответствующих чисел ( аргументов) и пересылки их в нужный момент времени в арифметическое устройство. После того как операция будет выполнена, следующие управляющие сигналы передают полученный в арифметическом устройстве результат в память машины. По завершении выполнения команды блок выработки сигналов управления вырабатывает сигналы, которые передают следующую команду, подлежащую выполнению, из памяти в дешифратор команды; тем самым команды выполняются последовательно, одна за другой. [12]
После этого канал считывает из ОЗУ СВ второе слово и записывает его в ОЗУ технологической ЭВМ. Процесс повторяется до тех пор, пока содержимое счетчика УСЛ не станет равным нулю, что свидетельствует об окончании передачи массива. Обмен прекращается, если признак цепочки УСЛ равен нулю. Если имеется признак цепочки УСЛ, то происходит обращение в ОЗУ за новым УСЛ и обмен информацией продолжается. В спецвычислитель и ЭВМ из блока выработки сигналов управления по окончании обмена выдаются сигналы прерывания. [13]
Дешифратор команды интерпретирует команду. Эта интерпретация реализуется блоком выработки сигналов управления. После того как в арифметическом устройстве будет получен результат, управляющие сигналы передают его опять в память. Далее управляющие сигналы передают в дешифратор команды следующую команду, и цикл повторяется. Когда в машину нужно ввести новые данные с помощью устройств ввода, блок выработки сигналов управления заставляет селектор ввода-вывода выбрать соответствующее устройство ввода. Этот блок выполняет аналогичную работу и в том случае, когда полученные результаты нужно вывести из памяти с помощью одного из устройств вывода. [14]
Если предположить, что команда уже передана из памяти в регистр команды, то фаза 1 включает в себя передачу первого аргумента из памяти в аккумулятор. В течение этой фазы дешифратор команды определяет адрес первого аргумента, заданный в команде, и блок выработки сигналов управления вырабатывает управляющие сигналы, под воздействием которых содержимое ячейки с этим адресом передается в аккумулятор. В течение фазы 2 второй аргумент передается в арифметическое устройство и выполняется заданная операция. Обе эти функции включаются в одну и ту же фазу, потому что часто выполнение операции осуществляется одновременно с поступлением второго аргумента в арифметическое устройство. В процессе выполнения этой фазы дешифратор команды определяет адрес второго аргумента и код операции, заданные в команде. Блок выработки сигналов управления в соответствии с этой информацией вырабатывает управляющие сигналы, которые настраивают арифметическое устройство а выполнение этой операции, а также сигналы, передающие второй аргумент в арифметическое устройство. Арифметическое устройство выполняет операцию, помещая результат в общем случае в аккумулятор. В течение фазы 3 содержимое аккумулятора передается в ячейку памяти, адрес которой задал в команде в качестве адреса результата. В течение фазы 4 определяется адрес следующей команды и старое содержимое регистра адреса заменяется этим адресом. Далее содержимое ячейки памяти, адрес которой зафиксирован в этом регистре, передается в регистр команды в качестве очередной подлежащей выполнению команды. [15]
Страницы: 1