Блок - дешифратор
Cтраница 3
Блок регистра команд принимает от ЗУ код команды и хранит его в течение цикла работы машины. С этого блока код операции передается на блок дешифратора команд. Кроме того, в каждом такте единичный импульс поступает на блок счетчика команд. [31]
Питание к лампам светофоров подается от сигнального трансформатора С типа СОБС-2А. От этого же трансформатора питается генератор диспетчерского контроля ГК-6 и выпрямитель, установленный в блоке БС-ДА дешифратора кодовой автоблокировки. [32]
 |
Схема сигнализации срабатывании указательных реле с ручным возвратом. [33] |
Табло объектных обобщенных сигналов HLG по возможности вписывают в мнемосхему участка и отображают общий характер конкретного сигнала с одновременной фиксацией объекта, с которого он поступил. Групповые табло HLD размещают на тех же панелях ( или панели) отдельно в виде блока дешифратора и отображают конкретные наименования поступивших сигналов. [34]
Блок адресных регистров предназначен для приема и запоминания адреса считываемой или записываемой информации, для запоминания признаков фиксированных адресов и признаков байт и для управления работой блока дешифраторов. Регистр адреса имеет 15 информационных и 2 контрольных разряда и служит для приема и хранения адреса ячейки памяти, к которой производится обращение, и управления работой блока дешифраторов. Регистр фиксированных адресов является четырехразрядным. Он служит для приема и хранения признаков фиксированных адресов 1ФЯ - 4ФЯ и управления работой блока дешифраторов в режиме записи или считывания по фиксированным адресам. Схема контроля служит для осуществления контроля содержимого регистра адреса и регистра байт. При наличии ошибки сигнал ОШИБКА АДРЕСА выдается в процессор и в блок управления. [35]
С выхода приемного устройства сложный сигнал тональной частоты поступает на широкополосный усилитель. К выходу усилителя подключен блок фильтров, в котором разделяются частотные сигналы. Сигналы с частотой кода поступают на блок дешифратора, в котором срабатывают соответствующие реле, образующие цепи исполнительных органов. [36]
После поступления числа на регистр арифметического устройства формирователь выдает следующий основной сигнал такта: выдача II-го числа ( В. Второе число по кодовой шине числа поступает из запоминающего устройства в арифметическое устройство. Одновременно с блока фиксации команды ( с разрядов кода операции) выдается код операции на блок дешифратора кода операции. Последний в зависимости от кода операции выдает на одном из своих выходных проводов сигнал, определяющий операцию и устройство машины, которое должно ее выполнять. Если эта операция относится к арифметическому устройству, то арифметическое устройство производит соответствующую сигналу операцию над выданными из запоминающего устройства числами. Результат произведенной операции выдается на кодовую шину числа, по которой поступает в запоминающее устройство. [37]
Левая часть схемы устройства может содержать, помимо вышеуказанных блоков, еще дополнительный перфоратор. Он бывает необходим в случае дальнейшей обработки зарегистрированных данных на цифровых вычислительных машинах, например в целях анализа. В зависимости от того, с каким кодом работает вычислительная машина, перфоратор может быть включен до или после блока дешифратора. [38]
Дешифраторы составляют из феррит-диодных или феррит-транзисторных ячеек. С блока дешифратора управляющие сигналы поступают на ЗУ, АУ и устройства ввода и вывода. [39]
Блок адресных регистров предназначен для приема и запоминания адреса считываемой или записываемой информации, для запоминания признаков фиксированных адресов и признаков байт и для управления работой блока дешифраторов. Регистр адреса имеет 15 информационных и 2 контрольных разряда и служит для приема и хранения адреса ячейки памяти, к которой производится обращение, и управления работой блока дешифраторов. Регистр фиксированных адресов является четырехразрядным. Он служит для приема и хранения признаков фиксированных адресов 1ФЯ - 4ФЯ и управления работой блока дешифраторов в режиме записи или считывания по фиксированным адресам. Схема контроля служит для осуществления контроля содержимого регистра адреса и регистра байт. При наличии ошибки сигнал ОШИБКА АДРЕСА выдается в процессор и в блок управления. [40]
Устройство работает следующим образом. По импульсам, поступающим от электрических часов, счетчик времени ( шифратор) в соответствии с заданной программой включает распределитель. Распределитель дает импульсы на включение остальных блоков устройства: коммутатора, преобразователя, дешифратора, а также печатающей машинки и перфоратора. Одновременно от счетчика времени в дешифратор поступает сигнал времени, который преобразуется, а затем следует в печатающую машинку и перфоратор, которые фиксируют время регистрации. Коммутатор приходит в действие и подключает первый датчик Д к преобразователю, который преобразует непрерывные величины сигнала в двоичный код. В блоке дешифратора двоичный код преобразуется в десятичный и поступает на печатающую машинку и перфоратор. [41]
Страницы: 1 2 3