Cтраница 1
Невысокая степень готовности SMP-систем объясняется сильной связанностью процессоров и наличием одной ОС, разделяемой всеми процессорами. Потеря работоспособности каким-либо из них может привести к деградации системы, если модифицированная вышедшим из строя процессором копия данных не передается другим процессорам и в основную память. [1]
Достаточный объем кэша и сравнительно небольшое количество процессоров в SMP-системах позволяют удовлетворить обращения к основной памяти, поступающие от нескольких процессоров, так что время доступа к общей памяти примерно одинаково для всех процессоров. [2]
Разумеется, передача данных между кэшами разных процессоров в SMP-системах выполняется значительно быстрее, чем обмен данными между узлами кластера или мультикомпьютера. Поэтому SMP-архитектуры хорошо масштабируются с целью увеличения производительности при обработке большого числа коротких транзакций, свойственных банковским приложениям. Что же касается удобства масштабирования и уровня готовности, то SMP-системы уступают кластерам. Ограничения в наращивании числа процессоров обусловлены, прежде всего, наличием общей основной, нераспределенной по процессорам памяти и поддержанием моделей строгой, последовательной или процессорной согласованности. [3]
Следовательно, если модифицируется одна из копий данных, остальные копии должны либо так же модифицироваться, либо объявляться недостоверными. По сути это определяет два альтернативных подхода к поддержанию когерентности разделяемых данных: запись с обновлением и запись с аннулированием копий данных. В SMP-системах, как правило, реализуется шинный протокол наблюдения ( snoopy), когда происходит прослушивание шины всеми процессорами с целью обнаружения операций записи в те ячейки памяти, копии содержимого которых размещены в кэшах. [4]
Разумеется, передача данных между кэшами разных процессоров в SMP-системах выполняется значительно быстрее, чем обмен данными между узлами кластера или мультикомпьютера. Поэтому SMP-архитектуры хорошо масштабируются с целью увеличения производительности при обработке большого числа коротких транзакций, свойственных банковским приложениям. Что же касается удобства масштабирования и уровня готовности, то SMP-системы уступают кластерам. Ограничения в наращивании числа процессоров обусловлены, прежде всего, наличием общей основной, нераспределенной по процессорам памяти и поддержанием моделей строгой, последовательной или процессорной согласованности. [5]
Однако принципиальное различие систем МРР и SMP типов очевидно: первые хорошо приспособлены для физического разделения данных, но не имеют эффективного механизма для управления параллельными действиями над ними, вторые же не имеют возможности эффективно разделять данные, но обладают очень гибким и мощным механизмом управления параллельными действиями. Этот механизм - библиотека Thread, позволяющая в рамках одного процесса создавать несколько потоков инструкций - подпроцессов, имеющих доступ к одному сегменту данных. Однопроцессорные системы искусно имитируют одновременное выполнение нескольких профамм, передавая управление от одного подпроцесса другому. SMP-системы прикрепляют каждый подпроцесс к заданному процессору, и тогда исполнение становится действительно параллельным. [6]
Иерархичность доступа к памяти в NUMA-архитектурах сдерживает увеличение числа процессорных узлов. Для сглаживания неоднородности по времени доступа к памяти некоторые поставщики ccNUMA - систем определенным образом модифицируют ОС: при запросе программой данных ОС выделяет соответствующую область локальной памяти именно в том узле, в котором эта программа выполняется. И все же в силу дополнительных накладных расходов на пересылку данных из удаленных узлов NUMA-архитектуры вряд ли могут заменить симметричные мультипроцессоры на задачах, требующих интенсивного трафика обмена данными и частой синхронизации работы процессоров. Из-за проблем с масштабируемостью и SMP-системы, и NUMA-системы в большей степени ориентированы на емкий рынок коммерческих приложений ( например, в качестве UNIX-серверов), нежели на место среди наиболее производительных систем в классе суперкомпьютеров. Невысокая степень готовности ccNUMA - архитектур объясняется теми же причинами, что и для симметричных мультипроцессоров: наличием единой ОС и необходимостью поддержки когерентности кэш-памяти. [7]
Процессорные узлы в таких системах объединяются сетью, в узлах которой размещаются специальные контроллеры, анализирующие адрес обращения к памяти. Если данные размещаются в памяти удаленного узла, то его контроллеру посылается сообщение для обращения к этим данным. Разделяемые данные не заносятся в кэши, что снимает проблему когерентности. Однако по сравнению с SMP-системами программирование таких NUMA-архитектур усложняется. Механизмы программной поддержки компилятором когерентности данных ограничены, и существующие методы применимы к программам с хорошо структурированным параллелизмом на уровне циклов. [8]
Модель общей памяти чаще всего используется в SMP - и DSM-архи-тектурах. Ее достоинства обусловлены следующими факторами. Во-первых, имеется единое адресное пространство, что упрощает программирование и отладку. Во-вторых, нет необходимости явного задания операций посылки и приема сообщений, когда необходимо обеспечивать своевременную смену данных в буферах. В третьих, программы, разработанные для SMP-систем, могут быть перенесены на DSM-сис-темы. [9]