Арифметико-логический блок

Cтраница 1

Арифметико-логический блок ( БАЛ) [38] является основным блоком обработки поступающей информации. Он выполняет 45 различных операций обработки двоичных операндов, а также двоично-десятичное сложение и вычитание. Схема обрабатывающей части комбинационная и не имеет каких-либо входных и выходных регистров. При задании управляющей функции результат операции над числами, поступающими в БАЛ с М2 и МЗ, выдается на Ml через 0 1 - 0 12 икс. [1]

Арифметико-логический блок предназначен для выполнения операций над числами в вычислительной машине. [2]

Арифметико-логический блок выполняет те команды, которые вызывают изменение операндов. Он получает необходимые управляющие сигналы из микропрограммной памяти, регистра команд и регистра слова состояния программы. В состав арифметико-логического блока входят блоки основного сумматора, сумматора порядков, байтового сумматора и блоки регистровой памяти. [3]

Арифметико-логический блок, выполненный на быстродействующих микропроцессорных наборах, содержит арифметический модуль и управляющие поля микропрограммной памяти. Адресацию микрокоманд, декодирование команд, проверку сегментации памяти выполняет модуль управления. [4]

Арифметико-логический блок микросхемы СОМ выполняет 13 операций, которые имеют следующие обозначения: ADD - двоичное сложение; SUB - двоичное вычитание; ASL, LSL - сдвиг влево арифметический, логический; ASR, LSR - сдвиг вправо арифметический, логический; EOR - исключающее ИЛИ; EORP - исключающее ИЛИ указателя; OR - - лог. [5]

В арифметико-логическом блоке выполняются все арифметические и логические действия над операндами и адресными частями команд. Через АЛБ производится обмен информацией между регистрами процессора и обслуживание запросов мультиплексного канала. [6]

К отличительным особенностям арифметико-логических блоков ( АЛБ) теперь относятся: реализация в одном устройстве нескольких АЛБ ( десятичного, логического, двоичного и блока с фиксированной и плавающей запятой) и аппаратурные методы ускорения вычислений и выполнения операций с двойной точностью. Такое усложнение функций, выполняемых АЛБ, определило то, что его более часто стали называть устройством обработки данных. [7]

К основным обрабатывающим блокам относятся арифметико-логический блок, блок регистров сдвига, блок преобразования чисел из одной системы счисления в другую. [8]

Для хранения чисел в процессе выполнения операций арифметико-логический блок имеет собственные запоминающие устройства в виде специальных регистров для хранения одного числа. Число регистров арифметико-логического блока зависит от типа и класса машины. [9]

Эта ИС применяется при построении регистров-счетчиков в арифметико-логическом блоке ( БАЛ) процессора, осуществляющего счет на 2 и на 4 ( последние четыре разряда регистра адреса процессора и адресной части регистра слова состояния программы), в схемах модификации адреса в каналах ввода-вывода. [10]

Центральный процессор мини - ЭВМ состоит из следующих стандартных модулей: арифметико-логического блока, задатчика тактов, буферной памяти КЭШ, интерфейса. [11]

Процессор является центральной частью модели и состоит из следующих блоков: центрального управления, арифметико-логического блока ( АЛБ); блока десятичной арифметики и полей переменной длины; управления оперативной памятью; устройства памяти ключей защиты; контроля и диагностики, блока прерываний; интервального таймера; блока внешних сигналов связи и пульта управления системой. [12]

Память КЭШ представляет собой буфер для согласования скоростей функционирования относительно медленной оперативной памяти, и быстродействующего арифметико-логического блока. Каждый элемент в памяти КЭШ организован в виде пары слов: слово с четным адресом - слово с нечетным адресом. Доступ к ней при всякой ссылке на память осуществляется младшими разрядами четного адреса. Если искомое слово находится в памяти КЭШ, то обращаться в оперативную память не требуется. В результате этого значительно ускоряется выполнение операций со ссылкой на память. [13]

Структурная схема К1800ВТЗ. [14]

Микросхема состоит из регистра адресом RGA, регистра данных RGD, блока регистров RGE, арифметико-логического блока ALU, дешифратора управления блоком ОСА и шинами ОС, мультиплексора данных MUXD, операнда A MUXA, операнда В MUXB, сигналов счетчика MUX RGO, входных данных регистров, нходной MUXI и выходной MUXO шин и блока управления шинами. Шины данных OS, IB и DB двунаправленные, шина адресов А ( выходная) и шина указателя В ( входная) однонаправленные. [15]

Страницы: 1 2 3