Цифровой блок - отклонение
Cтраница 1
Цифровые блоки отклонения делятся на несколько типов в зависимости от вида входного сигнала: блоки отклонения, в которые регулируемая величина вводится в виде цифрового кода, частоты или длительности импульса и в виде напряжения или тока. Ниже приводится несколько примеров функциональных схем цифровых блоков отклонения. [1]
Цифровой блок отклонения при вводе величины у [ пТ ] в унитарном коде отклонения представляет собой ( рис. 5 - 14 а) нереверсивный счетчик С. Заданное значение регулируемой величины q 3 подается на счетчик с блока задания БЗ в дополнительном коде. Знак отклонения определяется состоянием последнего разряда счетчика. В зависимости от знака отклонения с помощью логической схемы при опросе счетчика выдается сигнал отклонения в параллельном двоичном коде и сигнал о знаке отклонения. [2]
Цифровой блок отклонения с входным унифицированным сигналом постоянного тока или напряжения состоит ( рис. 5 - 4 д) из реверсивного счетчика PC, цифро-аналогового преобразователя кода в напряжение или ток Ц А, долговременного блока памяти БП, нуль-органа НО, логической схемы ЛС, схемы распознавания знака СЗ и генератора стабилизированной частоты ГС. [3]
 |
Цифровой регулятор для регулирования по сложному параметру. [4] |
РЗр), а также цифровые блоки отклонения величин f и Р, к которым относятся генератор стабилизированной частоты ГС, логическая схема ЛС и ключи / С / и / Ср. Эти цифровые блоки отклонения одновременно выполняют функции аналого-цифровых преобразователей. [5]
В качестве блока main яти, в котором запоминается общее число импуль-ссв, поступивших от датчиков, во входных устройствах цифровых регуляторов используется счетчик, входящий в состав цифрового блока отклонения ЦО. Поэтому можно условно считать, что такой преобразователь состоит из логической схемы распознавания знака кванта и одного из узлов ( счетчика) цифрового блока откло-нения. [6]
 |
Три типа структурных схем входного устройства цифрового регулятора. [7] |
На рис. 5 - 1 6 изображена структурная схема входного устройства второго типа, состоящего из аналогового датчика АД, аналого-цифрового преобразователя АЦ, цифрового блока задания ЦЗ и цифрового блока отклонения ЦО. Здесь операция установки задания, сравнения значений ф [ Г ] и q 3 и получения х [ пТ ] производится в цифровой форме. [8]
Цифровые блоки задания предназначены для выработки цифрового сигнала, соответствующего заданному значению регулируемой величины. Цифровые блоки отклонения обеспечивают вычисление в цифровой форме отклонения регулируемой величины от заданного значения. [9]
 |
Цифровой регулятор для регулирования по сложному параметру. [10] |
РЗр), а также цифровые блоки отклонения величин f и Р, к которым относятся генератор стабилизированной частоты ГС, логическая схема ЛС и ключи / С / и / Ср. Эти цифровые блоки отклонения одновременно выполняют функции аналого-цифровых преобразователей. [11]
Цифровые блоки отклонения делятся на несколько типов в зависимости от вида входного сигнала: блоки отклонения, в которые регулируемая величина вводится в виде цифрового кода, частоты или длительности импульса и в виде напряжения или тока. Ниже приводится несколько примеров функциональных схем цифровых блоков отклонения. [12]
Точность установки задания целесообразно согласовывать с точностью измерения и преобразования регулируемой величины из аналоговой формы в цифровую форму. При этом важно, чтобы код выходной величины блока задания ср, соответствовал коду сигнала текущего значения регулируемой величины, так как оба эти сигнала поступают на цифровой блок отклонения. Обычно выбор типа и проектирование цифровых блоков задания и отклонения осуществляются согласованно. Часто блоки задания и отклонения объединяют в одном блоке. [13]
В этом случае для получения сигнала отклонения обычно используются сумматоры параллельного или последовательного типа. На рис. 5 - 14 6 приводится схема цифрового блока отклонения с двоичным сумматором параллельного типа Сигнал ф 3 хранится в регистре блока задания БЗ. Текущее значение регулируемой величины ф [ пГ ] вводится параллельным кодом на выходной регистр ВР блока отклонения. Далее с помощью двоичного сумматора ДС вычисляется величина отклонения, которая записывается в выходном регистре блока в виде параллельного двоичного кода. Следует отметить, что количество оборудования блоков задания и отклонения при применении сумматора значительно превосходит количество оборудования систем со счетчиками импульсов. Однако быстродействие этой системы значительно выше. [14]
Страницы: 1