Пересылка - адрес
Cтраница 2
Однако эта величина не характеризует данный метод, так как не учитывает пересылки ключей и адресов в ячейки LOW и SOURCE. Если размер записи мал, то время, необходимое для такой пересылки, будет относительно велико, так как время, необходимое для пересылки адреса и ключа, будет близко к времени, необходимому для пересылки записи. Число пересылок ключей и адресов зависит от начального упорядочения списка. [16]
Для повышения производительности процессора в каждом такте осуществляется управление длительностью цикла в зависимости от наличия операций обращения к памяти или внешним устройствам. Две БИС ПЗУ, пятая и шестая, используются для классификации форматов команд ЭВМ Электрони-ка-б ОМ и генерации начальных адресов микропрограмм, благодаря чему в основном ПЗУ ( 1 - 4) склеиваются все одинаковые фрагменты микропрограмм и на дешифрацию кода операции не тратится дополнительных тактов. Входы адреса ПЗУ классификации форматов подключены к неиспользуемой для пересылки адресов и данных шине МПП, снабженной статическим регистром Kis - Ко - При входе в начальные ячейки ПЗУ блок. На открытых коллекторах реализуется функция проводного ИЛИ. При адресации внутри микропрограмм ПЗУ классификации форматов отключаются и по шине адреса микрокоманд проходит код из БМУ. [17]
 |
Организация ТЛН каналов. [18] |
АР Ч1 и увеличивается на единицу содержимое диагностического счетчика СТ, который был сброшен перед началом ТЛН. В конце любой процедуры Р, в РАВ записывается адрес анализа счетчика РАВ: ААСТ. После неуспешного окончания процедуры ( выход Л) происходит пересылка адреса из РАВ в РА МК и микропрограмма продолжает исполняться по текущему адресу, находящемуся в РА МК. [19]
 |
Логическая схема ФИКСАТОРА АДРЕСА / СЕЛЕКТОРА БЛОКА микрокомпьютера Intel 8085, содержащего контроллер ПДП Intel 8257. [20] |
Прежде чем будет осуществлен поблочный обмен, канал ПДП и подключенное к нему периферийное устройство должны быть инициализированы. Инициализация выполняется программным способом путем засылки соответствующей информации в контроллер ПДП и в периферийные устройства. Так как адрес ячейки памяти микрокомпьютера Intel 8085 представляется 16-разрядным числом, то для пересылки адреса блока памяти в контроллер ПДП требуется две передачи. Однако для каждого канала предусмотрен только один адрес выбора блока. Поэтому обе передачи осуществляются в один и тот же адрес выбора блока. В первой передаче посылается младший байт адреса блока памяти, а во второй - старший. Для обеспечения правильной синхронизации во время пересылки адреса блока памяти оба байта должны быть посланы один за другим. Кроме того, на это время должна быть заблокирована система прерываний, чтобы не допустить передачи посторонних данных. [21]
Команды 1C ( чтение символа), LH ( загрузка полуслова), L ( загрузка слова), LA ( загрузка адреса), LM ( групповая загрузка) предназначены для передачи данных из оперативной памяти в общие регистры. Такая передача исходных данных обязательно производится в начале программы, а далее командами используется по мере необходимости. По команде LR ( загрузка) происходит передача данных из одного регистра в другой, а по команде LA ( загрузка адреса) - пересылка адреса в общий регистр. Рассмотрим подробнее эти команды. [22]
Для порта ввода / вывода должно выполняться схемное декодирование адреса точно так же, как это делается для памяти. Эффективное выполнение декодирования требует, чтобы в схеме адресации для процессора учитывалось необходимое количество-портов ввода / вывода. Например, в микропроцессоре Z80 адресация порта ввода / вывода осуществляется выдачей сигнала прерывания от системы ввода / вывода ( вместе с сигналом чтения при вводе и сигналом записи при выводе) и одновременной пересылкой адреса порта на 8 младших адресных линий процессора. Однако для адресации всех 256 пар портов должны быть декодированы все 8 разрядов адреса. Если количество портов значительно меньше 256, например 32, то для адресации 32 портов требуется только 5 разрядов. Если 3 лишних разряда игнорировать, то любая комбинация из 8 адресных разрядов будет выбирать один из 32 портов, причем каждый порт может быть выбран любым из 8 возможных адресов. Такой способ адресации называется избыточной адресацией, так как каждый порт может быть адресован одним из 8 возможных адресов. Если же необходим только один порт, адрес вообще не нуждается в декодировании. [23]
МП Z80000 содержит встроенные блок управления виртуальной памятью и кэш-память команд данных емкостью 256 байт. В архитектурном плане процессор представляет собой шести-ступенчатый конвейер. Предусмотрена, кроме того, возможность обмена информацией с памятью в пакетном режиме, что позволяет, максимально используя пропускную способность шины, обходиться без применения более быстродействующих запоминающих устройств. После пересылки адреса могут иметь место несколько пересылок данных, тем самым эффективная пропускная способность шины может быть удвоена. [24]
Тест в заданном режиме выполняется с помощью блока выбора режима. Этот блок является подпрограммой, анализирующей состояния логической шкалы и ключей печати. Выполнение каждого теста начинается с анализа шкалы специальных параметров. В процессе настройки осуществляются пересылка адресов, проверяемых устройств в нужные команды и установка признаков, специфических для каждого теста. [25]
 |
Организация 2и - разрядного процессора с последовательным переносом. [26] |
Наличие выходов X и У обеспечивает организацию ускоренного ( сквозного) переноса между микросхемами ЦПЭ. При неарифметических операциях схемы переноса используют для выполнения логического ИЛИ всех разрядов слова с учетом маскирования по входам К - Входом К пользуются при арифметических операциях для маскирования полей и отдельных разрядов обрабатываемых слов. Через входы К в ЦПЭ могут подаваться константы из памяти микропрограмм. Обычно регистр адреса используется для хранения и пересылки адреса команд в основную память. В этом случае информация с АЛУ через отдельный выход поступает на регистр адреса памяти. [27]
При такой адресации к команде должно быть добавлено слово приемника. Для ввода этого слова содержимое PC помещается в регистр MAR и памяти сообщается, что надо произвести ввод. Адрес приемника теперь находится в регистре MDR. Затем извлекаются данные приемника. Это осуществляется пересылкой адреса приемника в регистр MAR и указанием памяти произвести ввод. Теперь данные находятся в регистре MDR. Они пересылаются в один из входных фиксаторов сумматора, данные приемника - в другой, и сумматору дается команда произвести сложение. В этот момент в выходной фиксатор сумматора поступает сумма и изменяются значения битов кода условий в PSW. Сумма пересылается в регистр MDR, и памяти сообщается, что надо произвести вывод. Адрес приемника по-прежнему остается в регистре MAR. Это завершает выполнение команды. Теперь в PC содержится адрес следующей выполняемой команды. [28]
Прежде чем будет осуществлен поблочный обмен, канал ПДП и подключенное к нему периферийное устройство должны быть инициализированы. Инициализация выполняется программным способом путем засылки соответствующей информации в контроллер ПДП и в периферийные устройства. Так как адрес ячейки памяти микрокомпьютера Intel 8085 представляется 16-разрядным числом, то для пересылки адреса блока памяти в контроллер ПДП требуется две передачи. Однако для каждого канала предусмотрен только один адрес выбора блока. Поэтому обе передачи осуществляются в один и тот же адрес выбора блока. В первой передаче посылается младший байт адреса блока памяти, а во второй - старший. Для обеспечения правильной синхронизации во время пересылки адреса блока памяти оба байта должны быть посланы один за другим. Кроме того, на это время должна быть заблокирована система прерываний, чтобы не допустить передачи посторонних данных. [29]
Страницы: 1 2