Задержка - распространение - сигнал
Cтраница 3
В этом случае времена задержки распространения сигналов в обеих управляющих обмотках будут приблизительно одинаковы. [31]
Быстродействие схемы характеризуется величиной задержки распространения сигнала / Зд - Из результатов, полученных в § 3.1, следует, что величина задержки распространения сигнала в основном определяется временами заряда и разряда емкостей транзистора и схемы и ее можно выразить как сумму времен фронта и спада выходного - импульса логической схемы. [32]
Быстродействие ПЛИС характеризуется либо задержками распространения сигналов по указанным путям, либо максимальными частотами их работы в указанных условиях. [33]
Экспериментальное исследование показывает, что задержка распространения сигнала на элементе составляет ( 15 - 20) не. [34]
Быстродействие ЛЭ оценивают средним временем задержки распространения сигнала ад. [35]
Общепромышленные цифровые элементы нтйекл широкий диапазон значений задержек распространения сигналов - от долей до сотен наносекунд. Для успешного проведения эксперимента наиболее удобными являются серии, обладающие относительно низким быстродействием. [36]
В ЦВМ, в которых электронные элементы должны иметь задержки распространения сигналов не более 5 - 10 не, логические интегральные элементы с переключением токов также имеют преимущества перед другими типами элементов. [37]
АЛУ и составляет здр 4тЗДр, где т - задержка распространения сигнала переноса в одной АЛУ. [38]
 |
Состояния в схеме проверки четности К155ИП2.| Состояния в схеме проверки на четность К531ИП5П.| Микросхема ИП5 для проверки четности кода ( а цоколевка б. [39] |
Микросхема К155ИП2 потребляет ток 56 мА, наибольшее время задержки распространения сигнала от входов до выхода 2Е составляет 68 не. Аналогичная задержка до выхода 20 составляет 48 не. [40]
Одновременно все компьютеры сети имеют возможность немедленно ( с учетом задержки распространения сигнала по физической среде) получить данные, которые любой из компьютеров начал передавать на общую шину. [41]
Рассматривается задача моделирования цифровых МОП-структур на переключательном уровне с учетом задержек распространения сигналов. Моделирование осуществляется на основе построения модифицированной временной сети Петри по структуре моделируемой схемы. Функциональное наполнение моделируемой схемы не влияет на сложность сети, которая зависит только от числа транзисторов, что ограничивает объем вычислительных процедур при выполнении сети. Отличием предложенной сети является введенная система двухуровневой маркировки элементов сети, посредством которой вычисляется ряд функциональных параметров моделируемой схемы. [42]
 |
Микросхемы исключающее ИЛИ. [43] |
Для К531ЛП5 этот ток равен 75 мА, но время задержки распространения сигнала уменьшается до 10 не ( для К155ЛП5 и К555ЛП5 ад. [44]
 |
Использование быстрой перестройки частоты для предотвращения подавления связи постановщиком ретрансляционных помех. [45] |
Страницы: 1 2 3 4 5