Внутренняя задержка - Большая Энциклопедия Нефти и Газа, статья, страница 3
Неудача - это разновидность удачи, которая не знает промаха. Законы Мерфи (еще...)

Внутренняя задержка

Cтраница 3


31 Логическая схема сумматора-вычитателя. [31]

Необходимо отметить, что в большей части ЭКВМ узлы АУ реализуются на импулъсно-потенциальных элементах, которые обеспечивают достаточное быстродействие и в то же время позволяют строить экономные схемы. В таких схемах временное согласование сигналов достигается за счет использования внутренних задержек элементов. В описаниях рассматриваемых ниже схем ОДС вопросам согласования специальное внимание не уделяется.  [32]

33 Парафазный параллельный ре гистр на триггерах R-S-RK-S - ivma.. [33]

Сдвигающие регистры с последовательным сдвигом ( СРПС) могут выполняться по схеме с многотактным и однотактным режимами работы. В последнем случае в качестве разрядов регистра применяются триггеры с внутренней задержкой R-St -, Dt - и У - / ( гтипов. В много-тактных СРПС во время каждого из тактирующих импульсов обеспечивается передача кода только из одного определенного разряда в другой. Только после окончания многотактной серии сдвигающих импульсов происходит сдвиг всего кода числа в СРПС на один разряд. Регистры, обеспечивающие сдвиг кода числа от старших разрядов к младшим ( вправо), называются регистрами прямого сдвига или просто сдвигающими регистрами. Регистры, обеспечивающие сдвиг кода числа вправо и влево ( от младших разрядов к старшим), называются реверсивными регистрами.  [34]

В настоящее время разработан широкий ряд таких триггеров. При этом независимо от типа триггера, сущность построения триггеров с внутренней задержкой заключается в том, что в их схему управления вводятся дополнительные элементы, обеспечивающие передачу информации в собственно триггер после окончания действия тактового импульса. В качестве таких элементов могут использоваться либо дополнительные триггеры, либо другие элементы памяти ( диоды, триоды с накоплением заряда, паразитные емкости), либо их сочетание.  [35]

Различие между устройствами этих двух типов можно сравнить с различием между детьми двух групп, которых просят сделать неприятную работу. К одной группе относятся дети, которые сразу реагируют и проделывают работу за определенный период времени, а другая группа детей имеет как бы внутреннюю задержку и приступает к работе через некоторое время.  [36]

В зависимости от типов триггеров, применяемых при построении регистров, и способа их тактировки различают регистры многотакт-ного и однотактного действия. Если многотактные регистры выполняются на основе тактируемых R-S - и D-триггеров, то однотактные регистры выполняются, как правило, с применением триггеров с внутренней задержкой R-St -, Dt - и / - / ( f - типов.  [37]

Подставляя V - и U / в правую часть выражений (4.57), получаем новые значения v u, которые примут внутренние переменные в моменты времени т, где тй - внутренняя задержка распространения сигнала Vk в соответствующем элементе схемы. Асинхронное моделирование называют потактовым.  [38]

В синхронных триггерах со статическим управлением записью тактовый импульс начинает оказывать влияние только тогда, когда его уровень возрастает или до уровня 1, или уменьшается до уровня О в зависимости от элементной базы, на которой выполняется триггер. Триггеры, состояние которых изменяется в интервале действия уровней 1 или О тактового импульса, называются триггерами, срабатывающими по уровню, а триггеры, состояние которых изменяется по окончании действия уровней 1 или О тактового импульса, называются триггерами с внутренней задержкой. Информационные сигналы оказывают влияние на триггер лишь в течение действия тактового импульса.  [39]

Если теперь соединить несколько таких триггеров последовательно, как показано на рис. 20.16, информация при поступлении каждого тактового сигнала сдвигается из одного триггера в следующий. Поэтому такое устройство называется тактируемым регистром сдвига. Можно применять все триггеры с внутренней задержкой, а именно типа M-S и запускаемые по одному фронту.  [40]

По способу записи информации различаются асинхронные и синхронные ( тактируемые) триггеры. Состояние асинхронного триггера изменяется при поступлении сигналов на информационные входы. Существуют синхронные триггеры, переключающиеся непосредственно после поступления ТИ, и триггеры с внутренней задержкой, переключающиеся после окончания ТИ.  [41]

Данный регистр построен на D-триггерах, последовательно соединенных друг с другом. Эти триггеры имеют внутреннюю задержку t3A, необходимую для того, чтобы сигнал с выхода предыдущего ( i - 1) - триггера попал на вход последующего. Тогда информация с ( i - 1) - триггера попадает в i-триггер только от действия следующего тактового импульса. Таким образом, наличие внутренней задержки обеспечивает при подаче тактовых сигналов одновременно на все входы С-триггеров регистра срабатывание только того триггера, на входе которого появляется новая информация.  [42]

43 Распределитель импульсов на однофазной МПС. [43]

Однофазные МПС в соответствии с принципом кодирования их состояний ( в каждом устойчивом состоянии формируется рабочий сигнал только на одном из N выходов) являются Л / - канальными распределителями уровней. Счетный вход такой МПС является переключаю щим входом РУ. Для построения Л / - канального РИ на основе однофазной / V-устойчивой МПС в общем случае необходимо к каждому выходу однофазной МПС подключить двухвходовую схему совпадения, на второй вход которой подать стробирующий импульс, не совпадающий по времени с переключающим импульсом. При построении однофазных МПС, работающих с внутренней задержкой, стробирующим импульсом РИ может служить переключающий импульс.  [44]

Следует избегать неограниченного использования внешних задержек для замедленной работы схем, так как это в конце концов снижает возможности быстродействующих схем. Правильный подход к вопросу требует управления шириной входного импульса таким образом, чтобы она была меньше собственного времени задержки схемы. Обычно это трудно достижимо и приводит к критическим режимам. Многие трудности согласования быстродействия цепей можно преодолеть с помощью использования логики, при которой запуск схемы осуществляется в конце действия входного импульса. Однако внутренние задержки запуска, присущие этому методу, оказываются неприемлемыми для максимальных скоростей.  [45]



Страницы:      1    2    3    4