Младшая половина - Большая Энциклопедия Нефти и Газа, статья, страница 2
"Имидж - ничто, жажда - все!" - оправдывался Братец Иванушка, нервно цокая копытцем. Законы Мерфи (еще...)

Младшая половина

Cтраница 2


Для доказательства того, что программа ( 2), в самом деле, вычисляет ( аХ) mod ( ш - fl), заметим, что в строке 04 мы вычитаем младшую половину произведения из старшей.  [16]

Если [ Т2 ] 1, а а нечетное, то в АУ ( ETS или в г) выбирается число из неполной ячейки а; запись в этом случае ( при 915; 16) также производится - в неполную ячейку с адресом а, но из младшей половины сумматора.  [17]

Старшие половины ( зоны) каждого байта из поля второго операнда замещают соответствующие части байтов в поле первого операнда. Младшая половина каждого байта ( цифра) остается без изменений. Эта команда подобна команде Пересылка; отличие заключается в том, что в команде Пересылка зон перемещаются только старшие половины байтов.  [18]

Старшие половины ( зоны) каждого байта из поля второго операнда замещают старшие половины байтов в поле первого операнда. Младшие половины байтов ( цифры) не изменяются. Эта команда во всем подобна команде MVC, кроме того, что в команде MVZ пересылаются только левые половины байтов.  [19]

Старшие половины ( зоны) каждого байта из поля второго операнда замещают соответствующие части байтов в поле первого операнда. Младшая половина каждого байта ( цифра) остается без изменений. Эта команда подобна команде Пересылка; отличие заключается в том, что в команде Пересылка зон перемещаются только старшие половины байтов.  [20]

21 Структурная схема 6-канального счетчика событий. [21]

На рис. 11.5 показана окончательная схема включения ЦП, памяти и управляющих устройств. Управление этой схемой при фиксации младшей половины адреса ( А0 7) из шины адресов / данных осуществляет ЦП при помощи линии ALE. ППЗУ имеет объем памяти 1 кбайт, для адресации которого необходимо 10 адресных бит, А0 9 а для адресации 128 байт ЗУПВ требуется 7 адресных бит, А0 в. В каждой микропроцессорной системе должен быть предусмо; трен способ подключения отдельных чипов памяти, поскольку любой такой чип может занимать только небольшую часть того объема памяти ( 64 кбайт), который может адресовать ЦП при помощи своих 16 адрес ных бит. При включении ЦП начинает выполнение программы с нулевой ячейки памяти, поэтому содержащее программу ППЗУ всегда размещают в самом начале пространства памяти.  [22]

Для более равномерного распределения нагрузки для адресации внутриплатных портов используются линии ADR8, ADR9 старшей половины адресной шины. Логика выборки кристаллов реализована на младшей половине ГШЗУ К556РТ5, содержимое которой представлено в табл. 5.3. Поступающий на один из входов выборки кристалла ППЗУ К556РТ5 сигнал BUSEN обеспечивает выключение местных средств ВВ, если магистраль захвачена внешним модулем. В противном случае возможно нарушение работы системы.  [23]

24 Пример хранения длинного имени файла в Windows 98. [24]

Порядковый номер в начале каждого фрагмента длинного имени не так уж и нужен, так как бит 0x40 помечает первый фрагмент, но он обеспечивает дополнительную избыточность. Кроме того, поле Low на рис. 6.32 ( младшая половина номера начального кластера) равно 0 во всех фрагментах, кроме последнего, что также позволяет избежать неверной интерпретации этих ката-логовых записей старыми программами и разрушения файловой системы. Байт А содержит атрибуты файла.  [25]

26 Физическая ( а и логическая ( б организации памяти. [26]

Адресное пространство портов ВВ организовано аналогично памяти в виде двух байтовых банков по 32 К байт каждый. Байтовые порты подключаются либо к старшей, либо к младшей половине шины данных. Для равномерного распределения нагрузки рекомендуется их разделить поровну между двумя банками. Шестнадцатиразрядные устройства подсоединяются ко всей шине данных.  [27]

Над выбранными двумя полусловами выполняются действия, соответствующие исполняемой команде. Байты - результаты с выхода С АЛБ заносятся в регистры 3 и Н, после чего полученная младшая половина результата записывается по адресу R1 в 16 - 31 - й разряды РОН. Далее действия повторяются для старших половин слов операндов.  [28]

29 Организация пошагового режима работы. [29]

Появление напряжения низкого уровня на входе SS вынуждает МК приостановить свою работу на этапе выборки следующего элемента командной последовательности. Микроконтроллер подтверждает состояние останова высоким уровнем напряжения выходного сигнала ALE и выводом на шину BUS и младшую половину порта Р2 адреса следующей команды. Это состояние может продолжаться сколь угодно долго до момента перехода сигнала SS из 0 в 1, который выводит МК из режима останова, позволяя ему продолжать свою работу. Чтобы остановить МК на следующем шаге сигнал SS должен быть вновь активизирован сразу же после среза ALE.  [30]



Страницы:      1    2    3