Полусумматор
Cтраница 3
Микросхемы представляют собой полусумматор с нагрузочными резисторами на выходах Содержат 21 интегральный элемент. [31]
Микросхема представляет собой полусумматор. [32]
Определенным образом соединяя полусумматоры и полные сумматоры друг с другом, получают устройства, одновременно выполняющие сложение нескольких двоичных разрядов. Устройство, схема которого показана на рис. 9.7, складывает 3-разрядные двоичные числа. Входными сигналами для полного сумматора разряда двоек являются сигнал переноса с выхода полусумматора ( подается на вход Сщ) и значения А и В1 разряда двоек в слагаемых. Далее сумматор четверок складывает А2, В2 и сигнал переноса с выхода сумматора двоек. На двоичном выходе устройства ( показанном в правом нижнем углу рис. 9.7) индицируется искомая двоичная сумма. В результате сложения двух 3-разрядных двоичных чисел может получиться 4-разрядное число, поэтому на индикаторе суммы имеется дополнительный разряд восьмерок. Обратите внимание, что этот разряд связан с выходом ( С0) сумматора четверок. [33]
Микросхема представляет собой полусумматор. [34]
Микросхемы представляют собой полусумматор и логический элемент 2ИЛИ - НЕ. Корпус штырьковый с 12 выводами. [35]
Микросхемы представляют собой полусумматор с нагрузочными резисторами на выходах Содержат 21 интегральный элемент. [36]
Микросхема представляет собой полусумматор. [37]
Микросхема представляет собой полусумматор. Корпус штырьковый с 18 выводами. [38]
 |
Условные графические обозначения дешифратора ( а, полусумматора ( б, комбинационного сумматора ( в, сдвигающего регистра ( г. [39] |
Условное графическое обозначение полусумматора и комбинационного сумматора представлены соответственно на рис. 2.8, б, в. Символ Р означает выход Перенос. На рис. 2.8, г показано условное графическое обозначение сдвигающего регистра, в котором сдвиг осуществляется только в сторону старших разрядов по динамическому входу С. Информация поступает на входы регистра, обозначенные символами Dl - r - D8, на выходе информация будет в парафазном коде. [40]
 |
Двухступенчатый дешифратор.| Условные обозначения сумматора а полусумматора. [41] |
Такие устройства называются полусумматорами. На рис. 4 - 158, а, б показаны условные обозначения одноразрядных сумматора и полусумматора. [42]
 |
Условное графическое обозначение трехразрядного полного двоичного дешифратора.| Функциональная схема. [43] |
Простейшее суммирование выполняется одноразрядным полусумматором ( рис. 107, а, б), на выходе S которого представлена сумма по модулю 2 одноразрядных чисел А и 8 ( т.е. S АФВ), а на выходе Р - признак переноса, указывающий при Р - - 1 на необходимость переноса единицы в следующий старший разряд. [44]
 |
Блок-схема одноразрядного комбинационного десятичного сумматора.| Функциональная схема одноразрядного десятичного сумматора. [45] |
Страницы: 1 2 3 4 5