Буфер - шина - данные
Cтраница 1
Буфер шины данных ( БД) является восьмиразрядным двунаправленным буфером с тремя состояниями и соединяет внутреннюю шину данных с системной ШД, В режиме программирования через БД записываются в контроллер слова команд СКИ и СКО, а из контроллера считывается содержимое РЗПР, РОЗПР, регистра маски ( PCK. [1]
 |
Схема программируемого связного адаптера ВВ51. [2] |
В состав ПСА ( рис. 3.29) входят передатчик, приемник, буфер шины данных и ряд схем управляющего типа. Основу передатчика составляет 13-разрядный сдвиговый регистр, хранящий очередное выходное слово. [3]
 |
Структурная схема контроллера НГМД ВГ72. [4] |
Структурная схема контроллера ( рис. 6.31, 6.32) включает три функциональных блока: буфер шины данных, обеспечивающий связь контроллера с ЦП и вырабатывающий запросы на прерывание и ПДП; блок управления накопителями на НГМД, принимающий и вырабатывающий сигналы для управления накопителями, и блок управления контроллером. [5]
Состояние захвата характеризуется тем, что микропроцессор, заканчивая выполнение текущего цикла команды, переводит буферы шины данных и буферы шины адреса в третье состояние. При этом микропроцессор отключается от внешних шин, предоставляя их в распоряжение некоторого внешнего устройства, и останавливает работу. [6]
Обмен кодами между памятью команд, памятью данных, периферийными устройствами и МП осуществляется через двунаправленный буфер шины данных. Последний изолирует внешнюю шину данных от внутренней. Это позволяет упростить подключение к одной шине нескольких устройств. [7]
 |
Временная диаграмма входных тактовых сигналов. [8] |
Контакты VCG и GND разделены в три группы для обеспечения раздельного питания буферов адресной шины, буферов шины данных, всех остальных буферов и внутренних логических схем. [9]
Контроллер ПДП включает три функциональных блока, которые выполняют функции управления. Буфер шины данных служит для согласования работы контроллера с ЦП. Некоторые сигналы, обеспечивающие эти функции, используются для управления передачей данных в циклах ПДП. Блок управления контроллером при передаче память - память включает один 8-разрядный регистр TR временного хранения данных, обеспечивающий хранение байта в цикле передачи память - память на время изменения адреса. Последнее загруженное в этот регистр слово сохраняется там до поступления сигнала RESET. Блок управления режимом ПДП вырабатывает необходимые сигналы управления при передаче данных в циклах ПДП. Включает два 8-разрядных и два 4-разрядных регистра. [10]
Микросхема представляет собой программируемый таймер и предназначена для генерации времязадающих функций, программно-управляемых временных задержек с возможностью программного контроля их выполнения, в микропроцессорных системах для управления и измерения в реальном масштабе времени. В состав ИС входят буфер шины данных ( BD) и логические схемы управления чтением / записью дешифратор ( DS), с помощью которого выбирается один из трех каналов или формируется признак загрузки управляющих слов или команд; 3 независимых идентичных канала ( COUNTO... [11]
Входные сигналы WR и RD определяют направление потока информации, передаваемой по шине данных из ЦП в ПСА и обратно. По стробу WR ЦП через буфер шины данных записывает в ПСА данные или управляющую информацию. Строб RD обеспечивает чтение данных или информации о состоянии ПСА. При отсутствии сигналов на входах WR и RD обмена информацией с ПСА не производится. Одновременная подача обоих сигналов запрещена. [12]
Устройство управления включает в себя 8-разрядный регистр команд и дешифратор. Регистр команд принимает команды с шины данных через буфер шины данных и внутреннюю шину МП. [13]
Микросхема КР580ВГ75 представляет собой контроллер ЭЛТ и предназначена для сопряжения с алфавитно-цифровыми дисплеями и видеотерминалами микроЭВМ с целью минимизации конструкции и программного обеспечения. Структурная схема контроллера ЭЛТ представлена на рис. 3.11. Рассмотрим назначение основных узлов. Двунаправленный 8-разрядный буфер шины данных служит для сопряжения шины данных системы и имеет на выходе состояние Выключено. Направлением обмена информацией и переводом буфера в состояние Выключено управляет логика чтения / записи ПДП. [14]
Микросхема КР580ВГ75 представляет собой контроллер ЭЛТ и предназначена для сопряжения с алфавитно-цифровыми дисплеями и видеотерминалами микроЭВМ с целью минимизации конструкции и программного обеспечения. Структурная схема контроллера ЭЛТ представлена на рис. 3.11. Рассмотрим назначение основных узлов. Двунаправленный 8-разрядный буфер шины данных служит для сопряжений шины данных системы и имеет на выходе состояние Выключено. Направлением обмена информацией и переводом буфера в состояние Выключено управляет логика чтения / записи ПДП. [15]
Страницы: 1