Порог - прерывание
Cтраница 1
 |
Программно-управляемый приоритет на основе маски прерывания. [1] |
Порог прерывания задается командой программы, устанавливающей в регистре порога прерывания код порога прерывания. [2]
Если уровень наиболее приоритетного из выставленных запросов прерывания превышает порог прерывания, арбитр ( процессор) после завершения выполнения текущей команды выдает сигнал разрешения прерывания на линию РП. Этот сигнал поступает в первое по пути его прохождения выставившее, запрос ( и не заблокированное в схеме рис. 9.30, б) устройство, которое прекращает дальнейшее распространение сигнала РП. [3]
 |
Программно-управляемый приоритет на основе маски прерывания. [4] |
Порог прерывания задается командой программы, устанавливающей в регистре порога прерывания код порога прерывания. [5]
Если уровень наиболее приоритетного из выставленных запросов внешнего прерывания превышает порог прерывания, арбитр ( процессор) после завершения выполнения текущей команды выдает сигнал разрешения прерывания на линию РП соответствующего уровня. Этот сигнал поступает в первое по пути его прохождения устройство, выставившее запрос и блокирующее дальнейшее распространение сигнала РП. [6]
 |
Программно-управляемый приоритет на основе маски прерывания. [7] |
Порог прерывания задается командой программы, устанавливающей в регистре порога прерывания код порога прерывания. [8]
Процессор может иметь любой уровень приоритета ( от четырех до семи), устанавливаемый программой путем засылки соответствующего кода в регистр порога прерывания. [9]
 |
Вектор состояния процессора в малых ЭВМ ( СМ-4 240. [10] |
Во многих малых ЭВМ ( например, СМ-4), микропроцессорах и построенных на микропроцессорах микро - ЭВМ реализованы многоуровневые векторные системы прерывания с использованием порога прерывания и стековой памяти в процедурах перехода к прерывающей программе и возврата к прерванной программе. [11]
Система прерывания имеет много общего с только что рассмотренной, что определяется в первую очередь тем, что в этом случае используются модификация интерфейса типа общая шина ( мультишина), порог прерывания и стековая память. Есть и отличия, например в формировании адреса и структуре вектора прерывания. [12]
Далее в счетчик команд из ячейки, хранящей первое слово вектора прерывания, передается начальный адрес прерывающей программы, а из следующей ячейки второе слово вектора прерывания заносится в регистр слова состояния процессора. В новом слове состояния процессора порог прерывания должен быть не меньше уровня приоритета принятого к обслуживанию запроса, чтобы повторный запрос от этого источника прерывания не мог прервать выполняемую прерывающую программу. Управление переходит к программе обработки прерывания, заданной вектором прерывания. [13]
Рассматриваемая в данном параграфе приоритетная структура является гибкой и наиболее общей, так как здесь программа i - ro приоритета прерывает не всякую программу низшего приоритета и сама прерывается не всякой программой высшего приоритета, что является дальнейшим развитием приоритетных систем управления. Построенная модель является обобщением моделей систем приоритетного управления, исследованных в работах Чанга, Миллера, Джойсуолла [56, 57] с фиксированным приоритетом, порогом прерывания и последующей дообработкой. [14]
Система прерывания имеет много общего с рассмотренной в гл. ЭВМ, что определяется в первую очередь тем, что в этом случае используются модификация интерфейса типа общая шина ( мультишина), порог прерывания и стековая память. Есть и отличия, например, в формировании адреса и структуре вектора прерывания. [15]
Страницы: 1