Быстродействие - сумматор
Cтраница 1
 |
Два взаимосвязанных одноразрядных сумматора с однофазными входами на элементах И-ИЛИ-НЕ. [1] |
Быстродействие сумматора достаточно низкое, так как задержка формирования суммы равна 4т ср, а переноса - Зтср. [2]
Быстродействие сумматоров параллельного действия с последовательным переносом практически равно быстродействию сумматоров последовательного действия. Для повышения скорости работы в схему сумматора параллельного действия вводят дополнительные цепи для осуществления параллельного ( сквозного) переноса. [3]
 |
Структурная схема вычислительной системы. [4] |
Это накладывает особые требования на быстродействие сумматоров. Пусть имеется т 16 секций памяти, цикл обращения к памяти 5 8 икс. Для получения 16 точек спектра з анализаторе с таким s быстродействие сумматора должно составлять 0 5 мкс. [5]
Объяснить, за счет чего повышается быстродействие сумматора с групповым, переносом по сравнению с сумматорами с последовательным и сквозным переносами. [6]
Анализ (4.26) показывает, что дальнейшее повышение быстродействия сумматора можно осуществлять, с одной стороны, путем применения более быстродействующих элементов, с другой стороны, - сокращением количества схем И, через которые проходит сигнал переноса. Последнее можно достигнуть, применяя схемы группового переноса. [7]
Быстродействие сумматоров параллельного действия с последовательным переносом практически равно быстродействию сумматоров последовательного действия. Для повышения скорости работы в схему сумматора параллельного действия вводят дополнительные цепи для осуществления параллельного ( сквозного) переноса. [8]
Обычно t ftit, и поэтому использование асинхронного принципа может существенно повысить быстродействие сумматора. Однако в некоторых случаях реализация асинхронного принципа приводит к значительному увеличению затрат оборудования. Тогда более эффективным может оказаться применение специальных мер ускорения переноса в синхронных сумматорах. Ниже будут рассмотрены различные методы ускорения распространения переноса в синхронных сумматорах и примеры построения асинхронных сумматоров. [9]
Схемы сумматоров следует строить таким образом, чтобы сигналы с выхода каждого логического элемента в цепи от pt к pt, поступали на возможно меньшее число других логических элементов, так как присоединение дополнительного элемента к той или иной точке цепи переносов, как правило, приводит к увеличению паразитной емкости, удлинению фронтов сигналов и, следовательно, к увеличению задержки распространения и снижению быстродействия сумматора. [10]
При решении многих задач быстродействие сумматора с последовательным переносом оказывается недопустимо низким. [11]
Выполнение операций вычитания, умножения и деления сводится в арифметическом устройстве к выполнению операций сложения. В связи с этим быстродействие сумматора, используемого в арифметическом устройстве, и способ выполнения операции сложения в значительной степени определяют время выполнения арифметических операций. Для представления отрицательных чисел могут использоваться дополнительные и обратные коды. [12]
На рис. 6.97 показана схема 4-разрядного сумматора, составленная из четырех одноразрядных сумматоров SM. В этой схеме переносы с, передаются от разряда к разряду последовательно, что значительно снижает быстродействие сумматора. [13]
Параллельный сумматор в простейшем случае представляет собой п одноразрядных сумматоров, последовательно - от младших разрядов к старшим - соединенных цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов sr и Pi в каждом i - м разряде производится лишь после того, как поступит сигнал переноса с i - 1-го разряда. Таким образом, быстродействие сумматора определяется временем прохождения сигнала по цепи переноса. Поэтому при построении параллельного сумматора следует особое внимание обращать на реализацию цепи переноса. С целью повышения скорости распространения переноса применяют самые различные средства: используют в цепи переноса наиболее быстродействующие элементы, тщательно выполняют монтаж без длинных проводников и паразитных емкостей, применяют специальные структурные методы ускорения прохождения сигнала переноса. Рассмотрим некоторые из них. [14]
Это накладывает особые требования на быстродействие сумматоров. Пусть имеется т 16 секций памяти, цикл обращения к памяти 5 8 икс. Для получения 16 точек спектра з анализаторе с таким s быстродействие сумматора должно составлять 0 5 мкс. [15]
Страницы: 1