Порт - вывод
Cтраница 4
Процедура ВЫВОДА СИМВОЛА принимает символ от процедуры ИСПОЛНЕНИЕ ТЕСТИРОВАНИЯ в качестве входного параметра, хранят символ в ячейке памяти CHAR2, ожидает, пока не завершится передача предыдущего символа, пересланного в порт вывода, подключенный к устройству связного интерфейса, и пересылает новый символ в порт вывода для передачи. Цикл, подобный тому, что был описан в процедуре ЧТЕНИЯ СИМВОЛА, используется для считывания байта состояния из устройства для определения его готовности к приему нового данного. Когда байт состояния указывает, что передача разрешена, символ пересылается в порт вывода, подключенный к устройству связного интерфейса. [46]
В системе с коммутацией обеспечивается выбор различных блоков памяти путем выдачи в задгн-кый порт вывода различных битовых комбинаций. Каждый блок можел содержать максимальное для процессора число адресов памяти, а количество блоков в системе может быть очень большим. На практике каждому пользователю системы часто выделяется один блок, а дополнительный блок резервируется за операционной системой, Коммутация блоков в принципе аналогична сегментации памяти ( см. S. Отметим также, что одной задаче может выделяться лишь целостный блок независимо от того, нуждается она в таком объеме памяти или нет. [47]
Согласование стробированного режима вывода заключается в следующем. Когда байт выводимых данных посылается из центрального процессора в устройство Intel 8255, он фиксируется в буферном регистре вывода. Устройство включает линию порта С, обозначенную как сигнал заполнения буфера вывода для порта вывода. Когда устройство вывода, подключенное к порту вывода, примет данные из порта вывода, оно включает линию порта С, обозначенную как сигнал подтверждения для порта вывода. [48]
 |
Структура микроЭВМ с раздельной адресацией памяти и ПУ. [49] |
Последний представляет собой приемник или источник данных ПУ. Каждая команда ввода - вывода адресуется к одному из портов. Адрес порта представлен байтом, поэтому команды могут адресоваться к 256 портам ввода и к 256 портам вывода. [50]
Варианты конфигурирования многопортовой памяти для семейства Mercury приведены на рис. 4.5. Вариант конфигурации ( рис. 4.5, а) представляет симметричную двухпортовую память, подобную представленному в листинге 4.5 прототипу. Вариант ( рис. 4.5, б) представляет упрощенный, несимметричный вариант, в котором порт а работает только на запись, а порт в только на чтение. Вариант конфигурации ( рис. 4.5, в) соответствует четырехпортовой памяти с двумя портами ввода и двумя портами вывода. Возможны, кроме того, смешанные варианты. [51]
Страницы: 1 2 3 4