Необходимая последовательность - управляющий сигнал
Cтраница 1
 |
Числовая линейка ПЗУ. [1] |
Необходимая последовательность управляющих сигналов формируется с помощью блока управления БУ. [2]
Устройство управления вырабатывает необходимую последовательность управляющих сигналов ( микроприказов), обеспечивающих выполнение требуемых микроопераций остальными блоками и узлами МП. Оно также реагирует на запросы прерывания. [3]
Блок управления БУП генерирует необходимые последовательности управляющих сигналов, инициирующих работу отдельных узлов памяти. [4]
Центральное устройство управления вырабатывает необходимую последовательность управляющих сигналов, обеспечивающих координацию работы всех блоков машины при выполнении заданной программы. [5]
 |
Упрощенная структурная схема процессора. [6] |
Устройство управления процессора вырабатывает необходимую последовательность управляющих сигналов, обеспечивающих выполнение операций. [7]
Таким образом, задача о формировании необходимой последовательности управляющих сигналов сводится к встройке в автоматическую систему вычислительного устройства, способного решать соответствующие классы математических задач. [8]
Назначением устройства центрального управления в любой электронной цифровой машине является, по существу, выработка необходимых последовательностей управляющих сигналов, которые включают в работу различные функциональные блоки машины, в том числе и блоки самого устройства управления. Отличия в построении устройств управления различных машин заключаются в разных способах выработки этих последовательностей сигналов и в назначении самих сигналов. В некоторых случаях отдельные устройства машины ( арифметические, запоминающие и др.) имеют свои местные устройства управления, и тогда управляющие сигналы от центрального устройства управления поступают более редко и воздействуют не на отдельные функциональные блоки, а на целые устройства машины. В других случаях центральное устройство управления вырабатывает более полную последовательность управляющих сигналов и управляет работой отдельных блоков и даже элементарных схем. [9]
Любое АУ имеет в своем составе один или несколько регистров, сумматор и блок местного управления ( ЕМУ), вырабатывающий необходимую последовательность управляющих сигналов. По способам обмена информацией между регистрами и сумматором различают последовательные, параллельные и последовательно-параллельные АУ. В универсальных ЦВМ используются, как правило, параллельные АУ, так как их применение позволяет более чем в п раз повысить быстродействие по сравнению с последовательными АУ при увеличении аппаратурных затрат менее чем в 2 раза. Последовательные и последовательно-параллельные А У применяются в специализированных ЦВМ в тех случаях, когда к быстродействию машин не предъявляется жестких требований. [10]
Поступившая в МП 8-разрядная команда заносится в регистр команд и хранится там в течение всего времени ее выполнения. УУ вырабатывает необходимую последовательность управляющих сигналов ( микрокоманд), обеспечивающих выполнение требуемых микроопераций остальными узлами и устройствами МП. Ядром МП является АЛУ, выполняющее определенный набор арифметических и логических операций над 8-разрядными двоичными операндами. Один из операндов поступает в АЛУ из аккумулятора через промежуточный регистр. Другой операнд может поступать из буферного регистра, одного из регистров общего назначения ( РОН), через рабочий регистр. По результатам операции, выполненной АЛУ, заполняется регистр признаков. Поступающие данные и промежуточные результаты хранятся в 8-разрядных РОН. Они образуют единый блок с дешифратором, который обеспечивает выбор того или иного РОН в соответствии с сигналами УУ и двунаправленным буферным каскадом, определяющим режим работы РОН - прием или выдачу информации на внутреннюю магистраль. Объем внутренней оперативной памяти ( число РОН, умноженное на их разрядность) МП может достигать 512 бит. [11]
 |
Структура микропроцессора с фиксированным набором команд. [12] |
Дешифрирование кода операции позволяет определить, сколько байтов содержится в команде, тип адресации и какая должна выполняться операция. Под воздействием тактовых сигналов со схемы управления устройства дешифратор кода операций вырабатывает необходимую последовательность управляющих сигналов для считывания второго и третьего байтов команды из памяти, если это необходимо, а также для выполнения операции, предписываемой командой. [13]
Аппаратурное управление реализовано с помощью последовательно включенных управляющих триггеров, образующих тактовую цепочку. Запуск тактовой цепочки производится микропрограммно, после чего она работает независимо, вырабатывая необходимую последовательность управляющих сигналов. [14]
Таким образом, любое операционное устройство - процессор, канал ввода-вывода, устройство управления внешним устройством - является композицией операционного и управляющего автоматов. Операционный автомат, реализуя действия над словами информации, является исполнительной частью устройства, работой которого управляет управляющий автомат, генерирующий необходимые последовательности управляющих сигналов. [15]
Страницы: 1 2 3